LDPC编码
LDPC(低密度奇偶检验)码是由稀疏校验矩阵定义的线性分组码，具有能够逼近香农极限的优良特性，其描述简单，具有较大的灵活性和较低的差错误码特性，可实现并行操作，译码复杂度低，适合硬件实现，吞吐量大，极具高速译码的潜力，在码长较长的情况下，仍然可以有效译码
PYNQ软件框架研讨会视频回顾
基于PYNQ软件框架，你只需要了解Python，就可以基于Xilinx可编程SoCs（片上系统）开发自己的可重构嵌入式系统，而不必精通Verilog等硬件设计语言。PYNQ是一个开源软件框架，通过基于浏览器的开发环境和Python语言，使可编程SoC更易于使用，也更便于新的开发者上手使用
强强联合，解决“小黄人”难题！Xilinx 携手 Nimbix 与三星提速云应用
我们不妨将并行计算单元想象成一个塞满小黄人的小型棒球场，每个小黄人代表 100 万个逻辑门。一旦某个任务不支持所有小黄人同时并行工作，GPU 这样的并行计算加速器就会面临严重的性能瓶颈。
【下载】ZCU216 评估板用户指南
Zynq® UltraScale+™ RFSoC ZCU216 评估套件配备业界唯一单芯片自适应射频平台，是快速原型设计和高性能 RF 应用开发的理想平台。ZCU216 评估套件配备 Zynq UltraScale+ RFSoC Gen 3 ZU49DR，可采用 16T16R 高速 RF-DAC 及 RF-ADC 实现 6GHz 以下频段的直接 RF 采样。
本指南详细介绍了ZCU216评估板的功能。
Xilinx Vitis学习教程：ZYNQ之lwip使用Echo server（2）
继续学习ZYNQ，吃了好几年灰的ZYNQ 7020开发板一直没时间玩，现在稍微有点时间，准备空闲之余折腾一下，之前一直使用STM32等各式单片机，LINUX知识也知道一点，对HDL也是一窍不通，现在准备恶补一下，对于我来说，学习固然重要，但是白费力折腾也是要有的
Xilinx FPGA，“加速”视频质量提升
本文内容来自Xilinx 张吉帅在LiveVideoStackCon2019深圳站上的精彩分享，他将重点讨论异构计算中非常具有潜力的一部分 —— FPGA，并详细介绍赛灵思以及其技术生态合作伙伴在有关视频加速，图片转码等方面的解决方案。
PYNQ 传感器数据可视化一网打尽
本项目介绍了Sense HAT在PYNQ上的使用。Sense HAT是是为树莓派设计的集成外设板，包含了惯性传感器、湿度温度传感器、气压传感器和一个8×8LED矩阵。这些外设通过I2C总线利用不同设备地址来访问。本项目分成三个部分介绍：LED矩阵显示字符、温度气压传感器读取和惯性传感器数据读取
Xilinx Vitis学习教程：ZYNQ之Hello world（1）
或许是每个做硬件的厂商都有做软件的心，xilinx发布了他的下一个平台Vitis，也就是硬件和软件分开了（即Vivado和IDE分开了），除了启动方式和使用方法略有区别外，其他操作几乎与上一代Vivado一模一样。本文是试用这个新平台来尝尝鲜。
AXI 基础第 2 讲——使用 AXI Verification IP (AXI VIP) 对 AXI 接口进行仿真
赛灵思 AXI Verification IP (AXI VIP) 是支持用户对 AXI4 和 AXI4-Lite 进行仿真的 IP。它还可作为 AXI Protocol Checker 来使用。此 IP 只是仿真 IP，将不进行综合（它将在 Pass-through 配置中被连线所替代）。
Xilinx 全球总裁兼 CEO 寄语“抗疫” COVID-19
“灵活应变”是赛灵思经常使用的一个词语。今天，这个词语显得比以往任何时候都更有意义。整个赛灵思大家庭 – 包括我们的员工，我们尊敬的客户，还有我们的合作伙伴们，在这样一个全球COVID-19（新冠状肺炎病毒）疫情蔓延的艰难时期，定义了真正的“自适应能力”和“灵活应变能力”
【专家实例操作】：使用 Vitis 在 Alveo 板卡开发和部署硬件加速应用
在本篇文章中，我们将介绍如何使用 Vitis 在 Alveo 板卡上开发和部署硬件加速应用。包括可用资源及文档，如何安装所需的开发工具和软件包，以及如何使用赛灵思 Github 加速用例。视频演示部分会向大家详细展示如何使用 Vitis 图形化界面和命令行流程在 Alveo U200 板卡上进行加速用例的开发和部署
Vitis 学霸专属证书来挑战一下不？
Vitis 是为释放自适应硬件平台的强大威力而打造的全球首个统一软件平台，作为首批学习并掌握Vitis 专业知识的小伙伴们，将成为点燃下一代自适应技术加速创新的星星之火。为此，赛灵思将特别为参与全部课程并完成相关技术测验的优秀学员颁发一份珍贵的学习证书
【新品】Xilinx 最新RFSoC评估套件牛掰上市！
赛灵思隆重发布了世界一流的Zynq®UltraScale +™RFSoC ZCU216评估套件。该套件专门为系统架构师和RF（射频）设计者而设计。这个革命性的平台在具有高能效，高性能和全部软件可编程的开发系统中，为设计者提供了自适应无线电平台的强大功能
病毒无孔不入，如何无接触、安全优雅地进出家门？
作为近年来被普通大众认可的“提升幸福指数”产品，智能门锁这个由欧美国家发起、日韩普及的居家用品在中国市场不断渗透。随着市场用户教育深化、消费升级加速等因素影响，2020 年中国智能门锁市场规模将有望达到 340.6 亿
斑马斑马：安富利与 Mipsology 携手共推 Zebra FPGA 深度学习推理加速软件
赛灵思全球分销合作伙伴——全球领先的技术解决方案提供商安富利公司亚洲宣布，其和 AI 软件领域的创新企业 Mipsology 达成协议，将向其亚太区客户推广和销售 Mipsology 的独特的 FPGA 深度学习推理加速软件 —— Zebra 软件平台
【视频】在 HLS 项目中插入 RTL 黑盒
自定义 RTL Verilog 代码可以替换 HLS 项目中的 C 函数。 然后，通过 JSON 文件并使用 ap_ctrl_chain 协议将 RTL 编织到其余 C 代码中，以管理 RTL 和 C 代码之间的数据事务。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6140606571001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
瑞萨电子推出面向Xilinx FPGA和SoC的全新PMIC参考设计
瑞萨电子今日宣布推出三款易于使用的电源管理IC（PMIC）参考设计，用于为Xilinx Artix-7、Spartan-7系列FPGA以及Zynq-7000 SoC的多个电源轨供电，并可选配DDR存储器。瑞萨与Xilinx紧密合作，提供低风险且易于开发的电源解决方案，以加速FPGA和SoC设计
Vitis_ZCU102_3_Vitis 实现多核工作
具体方法与 SDK 的多核工作实现方法基本一致，详细操作可以参考 zcu102 系列文档。本文的代码工程继承 vitis_zcu102_1 文档。
基于FPGA加速的卷积神经网络识别系统
针对卷积神经网络(CNN)在通用CPU以及GPU平台上推断速度慢、功耗大的问题，采用FPGA平台设计了并行化的卷积神经网络推断系统。通过运算资源重用、并行处理数据和流水线设计，并利用全连接层的稀疏性设计稀疏矩阵乘法器，大大提高运算速度，减少资源的使用
