体验 Xilinx 面向网络与云加速所推出的全球带宽最高、计算密度最高的自适应平台。最新的 Xilinx ACAP 提供了功耗优化网络硬核的突破性集成，可实现最高速、最安全的网络 。Versal™ Premium 系列旨在解决高带宽网络在散热条件和空间受限的环境下运行的挑战，并满足云提供商的计算需求。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6138402817001' allowfullscreen frameborder=0 width="600" height="400"></iframe>

本文以FZ9A计算卡为例（盒子和其它版本计算卡同样适用），介绍如何使用EdgeBoard进行深度学习应用开发。

实现了技术方面的突破，那么要如何与生产环境集成呢？如何在实际的业务体系中实现对FPGA优势更好的应用？实际部署是其中最值得探讨与研究的方向。对此，深维科技进行了一系列的探索与尝试，形成了以下几种方案

ZYNQ中包含了两个部分，双核的arm和FPGA。根据XILINX提供的手册，arm模块被称为PS,而FPGA模块被称为PL。ZYNQ内部包含PS和PL两部分，ZYNQ开发有一下四种方式

EdgeBoard是基于FPGA打造的嵌入式AI解决方案，能够提供强大的算力，并支持定制化模型，适配各种不同的场景，并大幅提高设备的AI推理能力，具有高性能、高通用、易集成等特点

当调制方式为16-AQM,64-QAM和256-QAM时需要做位交织，交织的目的是将突发的错误分散开来，把一个较长的突发差错离散成随机差错，再用随机差错的编码(FEC)等信道编码技术消除随机差错，提高通信的可靠性。交织的越深，抗突发错误的能力也越强

在上一篇ZCU106 XRT环境搭建【Xilinx Vitis】中，我参考了XRT中其它平台（ZCU102，ZCU104）的Vivado TCL脚本，同时参考了官方的VCU相关工程，编写了ZCU106 XRT的脚本。在这篇文章中将对该工程进行一下分析。

学艺不精的后果就在于：学而不思则罔。圣人太厉害了，总结得很到位。比如最近项目中涉及到浮点和定点的转换，自己就有点蒙，边看边实验，还算理解了，作文以记之

最近有朋友问，公众号为什么起名叫网络交换FPGA？今天这篇文章就来回答一下。我们将从网络交换的历史讲起，也正如机器学习也赶上了ASIC工艺发展才引起革命性的变化一样。技术发展的历程中，总有那些看似不相关的技术结合起来，结果导致翻天覆地的变化

近来，几乎每个赛灵思 IP 都使用 AXI 接口。Zynq®、Zynq MP、MicroBlaze™ 和全新的 Versal™ 处理器都无一例外使用 AXI 接口。因此，AXI 接口已成为几乎所有新的赛灵思器件设计中不可或缺的一部分。充分了解其基础知识对于赛灵思器件的设计和调试都很有帮助。本篇博文将介绍赛灵思器件上的 AXI3/AXI4 的相关基础知识。

赛灵思 Alveo™ U50 数据中心加速器卡采用单插槽、小外形尺寸被动散热卡，运行时最大功耗限制为 75W。它支持PCI Express® (PCIe®) Gen3 x16 或双 Gen4 x8，配备 8 GB 高带宽存储器 (HBM2) 和以太网网络功能

Xilinx Floating-Point IP

对数字信号的比特进行随机处理，减少连0和连1的出现，从而减少码间干扰和抖动，方便接收端的时钟提取；同时又扩展了基带信号频谱，起到加密的效果。为了保证在任何情况下进入传输信道的数据码流中“0”与“1”的概率都能基本相等，传输系统会用一个伪随机序列对输入的传送码流进行扰乱处理，将二进制数字信息做“随机化”处理

Pblock是对一些逻辑实行物理上的约束，即把一些逻辑绑定到FPGA上固定的资源区域内。它是优化走线，改善时序的一种很重要方法。Pblock的大小限定了该逻辑单元使用的FPGA资源，pblock的位置限定了逻辑单元在FPGA中的位置。通常一个pblock大小不要超过总设计资源的20%。如果pblock占比资源很大，就要将一个pblock划分给更底层的逻辑

本文深维科技联合创始人兼CEO樊平详细剖析了图片加速的必要性、当前实际的图片解决方案与部署方式以及如何通过FPGA+CPU异构计算的方案维护用户体验与服务成本新平衡。

我很有幸从第一届亚太地区设计自动化会议(ASP-DAC)起就参与到ASP-DAC这个大家庭。我的第一篇ASP-DAC论文是1995年在日本千叶的首届会议发表的”Exploiting Signal Flow and Logic Dependency in Standard Cell Placement”[3]。这篇文章讨论了如何利用逻辑综合的信息来提高标准单元布局的结果

图像信号处理器 (ISP) 是照相机和摄影机内部的数据处理模块，可将摄影机图像传感器的原始输出转换为我们熟悉的图片和视频。虽然 ISP 最初是使用数字信号处理器 (DSP) 实现的，但当前需要的高性能视频标准为该功能定制了硬件模块

最近在看Xilinx新出的工具Vitis，这个工具咋说呢，改了好多。。
之前的SDSoC，SDAccel统一被Vitis来实现
之前按的SDK直接被Vitis替代

今天，赛灵思宣布推出业界首款 “一体化 SmartNIC 平台”— Alveo™ U25，在业界首次真正在单卡上实现了网络、存储和计算加速功能的完美融合。U25 专门针对当前那些在不断增长的联网需求和不断上涨的成本之中苦苦挣扎的云服务提供商、电信公司和私有云数据中心运营商而设计

GigaIO 的 FabreX 是采用纯 PCIe 技术的新一代网络架构。在 SC19 上，GigaIO 演示了几项应用，其可通过服务器、内存、IO 和加速卡（FPGA、GPU 等）的可组合性，实现性能、可扩展性、效率及更高资源共享利用率的卓越水平