本设计咨询主要面向 7 系列和 Virtex-6 FPGA，其中包含赛灵思针对 2020 年 4 月 15 日发布的一篇有关破解比特流加密的文章的回应，详情将于“USENIX Security 2020”大会上发表。
如需了解如何注册接收新设计咨询通知的更多信息，请参阅 （赛灵思答复记录 18683）。
解决方案
7 系列 FPGA
作者成功利用了 AES-CBC 模式下缺少误差扩展以及以 WBSTAR 为代表的配置命令实际上可在认证成功前执行的漏洞，使其得以成功突破器件安全屏障。
这项攻击的复杂程度与已证实针对这些器件的著名 DPA 攻击相似，因此并不会造成器件安全态势被弱化。
6 系列 FPGA
作者成功利用了 AES-CBC 模式下缺少误差扩展以及以 WBSTAR 为代表的配置命令实际上可在认证成功前执行的漏洞，使其得以成功提取大部分明文配置信息，导致恢复后的网表不完整。
这项攻击的复杂程度与已证实针对这些器件的著名 DPA 攻击相似，因此并不会造成器件安全态势被弱化。
Zynq-7000 SoC 器件、UltraScale FPGA、UltraScale+ FPGA、Zynq UltraScale+ MPSoC 器件和 Versal ACAP
上述器件可免遭此攻击的影响，因其启动/配置过程中具备的非对称和/或对称认证机制可确保配置先认证后使用。
