心跳包就是在客户端和服务器间定时通知对方自己状态的一个自己定义的命令字，按照一定的时间间隔发送，类似于心跳，所以叫做心跳包。心跳包在GPRS通信和CDMA通信的应用方面使用非常广泛。数据网关会定时清理没有数据的路由，心跳包通常设定在30-40秒之间

本答复记录涵盖在 HyperLynx 中创建 IBIS-AMI 仿真测试平台的步骤。以 UltraScale+ GTY IBIS-AMI 模型为例。本教程使用 HyperLynx VX.2.4。

随着IoT、5G、物联网、人工智能等技术带来的数据爆发和新兴应用领域的不断创新，日常生活中产生的数据量呈爆发式增长。从2015年开始，大概每两年日常产生的数据量就会翻一倍。而随着“摩尔定律”的放缓

机器视觉系统中，镜头相当于人的眼睛，其主要作用是将目标的光学图像聚焦在图像传感器（相机）的光敏面阵上。视觉系统处理的所有图像信息均通过镜头得到，镜头的质量直接影响到视觉系统的整体性能。下面对机器视觉工业镜头的相关专业术语做以详解。

Alveo U50 是赛灵思推出的半高半长规格的加速卡。U50 内置 8GB HBM DRAM，无需外置内存，无须外接辅助电源，可轻松适配各类刀片、机架和异构服务器。应用于各种数据中心网络加速、Fintech加速、AI加速等，保证高带宽同时，降低系统时延。

在医疗成像领域，以机器学习（ML）和深度学习（ DL ）技术为代表的人工智能（ AI ）的普及势必将推动这一领域的转型。凭借各种机器学习驱动的工具，所有医疗生态系统内的患者、医疗服务提供商、医院、专业人士以及各利益相关方都将因此受益。

Xilinx提供了完整的V4L2的驱动程序，Xilinx V4L2 driver。处于最顶层的驱动程序是V4L2框架的视频管道（Video pipeline）驱动程序，也叫桥驱动程序（bridge driver），主要代码在文件xilinx-vipp.c中。在V4L2框架中，整个视频管道（Video pipeline）可以通过媒体设备(/dev/media)配置

Ultra96是第三方一款性价比较高的低成本可以用于AI的开发板，比较适合教学工作。但官网上仅有2018.3的不含Wifi的DPU和不含DPU的Ultra96 BSP的硬件文件，既没有含Wifi和DPU双重功能的BSP，更没有最新的2019.2 BSP文件和Vitis平台的文件，这是我们应用最新的Vitis AI软件的最大障碍

以“创意有你，未来可期”为主题的第十五届中国研究生电子设计竞赛日前正式开赛。为激励设计与现实应用的密切结合并支持全球新冠状肺炎的抗疫及复工复产，本届赛事特设“抗击疫情”专题奖。本届竞赛中，赛灵思设置了多项企业专项奖，包括最佳作品奖、AI 专项奖和优秀作品奖

对于FPGA开发而言，仿真是开发流程中必不可少的一步，也是非常重要的一步，仿真是将RTL代码模拟运行，得到module中信号波形，再进行功能分析的过程。强大的功能与速度兼具的modelsim仿真就是你开发过程的最合适的选择了，下面我以简单的24进制计数器带各位熟悉modelsim仿真流程及波形

现场可编程门阵列 (FPGA) 具有诸多特性，无论是单独使用，抑或采用多样化架构，皆可作为宝贵的计算资产；但是许多设计人员并不熟悉 FPGA，亦不清楚如何将这类器件整合到设计中。解决办法之一是深入研究主要供应商提供的 FPGA 架构及相关工具；本文则从 Xilinx 产品系列开始着手

本文描述了为实现深度学习神经网络推理应用程序中的矩阵乘法加速而设计的大型乘法脉动阵列的实现和评估。

有两种方法可以将 Alveo 数据中心加速卡上 Quad SPI 部件的内容还原为出厂映像。 本答复提供一般性说明，以及带逐步说明的文档的参考。

本篇介绍AXI4-Lite接口协议的数据读写操作~

有些应用中，单板没有DDR，OCM又不够存储所有数据和指令。这种情况下，Xilinx提供了参考设计Zynq-7000 AP SoC Boot - Booting and Running Without External Memory，把代码和只读数据放在QSPI Flash中运行程序，这就是execute in place (XIP)。

数字下变频是一种广泛应用于数字无线电接收机的数字信号处理技术，其主要目的是经过数字混频将A/D转换输出的中频信号搬移至基带，然后通过滤波，抽取完成信道提取的任务，主要的电路模块由四部分组成：数控震荡、数字混频、数字滤波、采样抽取。

终于到了今天的猪脚-SerDes，为什么拿SGMII和SerDes进行对比，主要原因是，SerDes是一个串行接口，和SGMII很像，和GMII几乎没有什么交集，所以两者对比就没有什么实际意义，所以只进行SGMII和SerDes进行对比。

中值滤波是一种算法简单，效果较好的“高性价比”去噪算法。算法原理是使用图像内二维滑窗的中值（全部像素点数值排序位于中间位置的数值为中值）代替当前像素点值。如下图的 3×3滑窗内，处于滑窗中心的当前像素点值为 8，滑窗内全部 9 个像素点的中值为 5

Xilinx的SoC在业界应用非常广泛。对应的开发工具SDK也很成熟。在SDK里，每一个baremetal工程，对应一个BSP工程，它包含一些Xilinx提供的公共模块，比如硬件的驱动、freertos、LWIP等。在BSP工程的右键菜单中，选择BSP setting，可以配置BSP工程包含的的公共模块。

使用可编程硬件技术来实现完整的发射链，以提高功率放大器的效率，通过可编程硬件技术实现完整的接收链，其中包括数字下变频以及与模拟前端和无线电设备控制器连接的接口。