当开发要在数字逻辑解决方案—例如现场可编程门阵列 (FPGA) 和专用集成电路 (ASIC)—中实现的算法和知识产权 (IP) 块时，高层次综合 (HLS) 具有显著的优势。FPGA 供应商提供 HLS 工具，相比于传统的硬件描述语言 (HDL) 流程，使用这些工具可以提高灵活性和生产率。但是，采用 FPGA 供应商特定的工具可能会限制设计在其生态系统之外的可移植性。为了灵活地将设计重新定向到其他技术，需要将设计从供应商的 HLS 环境移植到支持任何 ASIC 或 FPGA 技术的 HLS 环境中。
本白皮书探讨如何将 Xilinx® Vivado® HLS 环境中开发的现有 HLS 设计移植到 Mentor 的 Catapult® HLS 平台中。
