XDF Vitis Lab探秘
还在为错过XDF上Lab Zone的案例体验而锤头顿足吗？还在为不知道如何部署和使用Vitis与Vitis AI而心灰意冷吗？大家都可以通过以下Vitis Acceleration Lab中精选出来的优秀技术分享案例来学习与跟进，帮助大家指导和使用Vitis。
培养符合时代需求的设计人才 —全国大学生FPGA创新设计竞赛启示录
12 月 8 日，第三届全国大学生 FPGA 创新设计竞赛颁奖典礼在南京市江北新区成功举办。来自江南大学的江南B318团队、来自东南大学的 “CCCTV10” 团队和“串串最好吃”团队获得赛灵思企业特别奖。赛灵思作为协办单位之一，第三次全程参与这项全国性大学生 FPGA 竞赛，继续为竞赛提供从产品到技术培训的全面支持。
干货！Verilog HDL初设计注意事项
“要养成良好的Verilog代码风格，要先有硬件电路框图之后再写代码的习惯，设计出良好的时序，这样才能在FPGA开发或者ASIC设计中起到事半功倍的效果，否则会事倍功半。”
FPGA中加减乘除运算的注意问题
在进行加减乘除运算时一定要注意位宽，保证足够大的位宽，防止数据溢出，如果溢出结果就会出现错误，尤其是加和乘运算，一定要计算好位宽（位宽的计算可以都取其最大值，看最大值计算后的位宽就是最大位宽，采用这个位宽数据就溢出不了）。
在线等！Xilinx Vitis™ AI 专场培训即将开启 @厦门站
1000 位软件工程师，五年精心打磨，把用户从繁杂的硬件专业知识中解放出来的Vitis究竟有多么强大？12月17日赛灵思Vitis专场培训-厦门站，将为您一一道来。
错过XDF？来VITIS 开源库深度研讨会@天津 FPT 2019 Workshop
12月3-4日，Xilinx在举办了全球开发者大会，激发了近2000参会者的创新激情，现场还安排了大量的开发者上手实验。错过了大会怎么办？除了马上下载VITIS，访问Xilinx Github外，Xilinx还将在今年的FPT2019上与大家深度分享VITIS 开源加速库技术细节以及VITIS AI细节。
PCIE原理：PCIE是如何获取BUS number的？
为支持ＩＤ路由，每个PCIE设备（端点和交换开关）中都应设置有贮存设备总线号和设备号的寄存器，复位时，该寄存器清０，每当设备在它的原级链路上检测到一个Type0配置写事务包时，它就从该TLP头标中的第８～９字节“捕获”它自己的总线号和设备号，并贮存入上述总线号和设备号寄存器。
FPGA复位的正确打开方式
回想一下平时我们常用的复位方式：1.首先，上电后肯定是要复位一下，不然仿真时会出现没有初值的情况；2.最好有个复位的按键，在调试时按一下复位键就可以全局复位了；3.也许是同步复位，也许是异步复位，不同的工程师可能有不同的方案。
互联网广告推荐迎变革，雪湖科技联合赛灵思发布推荐算法解决方案
12月3日，2019年 XDF-亚洲站在北京国家会议中心召开，在这场年度技术盛宴上，数以千计的技术工程师与专家会携广大合作伙伴、行业领导者集聚一堂，带来最新的技术解决方案与灵感洞察。
XDF 2019 | 赛灵思激发澎湃创新驱动力，携生态伙伴打造灵活应变万物智能世界
为期两天赛灵思开发者大会（XDF）亚洲站于12 月 3 日在北京国家会议中心盛大开幕。作为 FPGA 领域最重磅的年度峰会，今年的 XDF-亚洲站空前火爆，吸引了近 2000 位国内外开发者与会，数十个全球生态合作伙伴将围绕数据中心、人工智能、软件开发等七大主题发表75场高质量专题分享......
ISV 展六大板块、数十个方案demo，XDF亚洲站看赛灵思强大生态力量
数据中心如何加速？数百亿证券交易如何安全可靠支撑？巨大的视频图像如何实时处理？……嘉宾们在台上的分享留给开发者们太多专业上的想象空间，在这里十多家公司的数十个 demo 提供了基于赛灵思最新产品的尖端技术、创新方案和热门应用的解读......
XDF2019大会：浪潮赛灵思携手加速数据中心及AI创新
12月3日，2019赛灵思开发者大会（XDF2019）在北京国家会议中心举行，作为赛灵思最重要的全球合作伙伴之一，浪潮在本届大会上展示了与赛灵思合作创新的多款面向数据中心和AI计算的FPGA加速产品，以及智慧金融等解决方案。
XDF 一线报道：Xilinx “数据中心优先战略” 取得惊人发展，强大生态系统引领现代数据中心转型
2019 年赛灵思开发者大会（ XDF ）亚洲站3日北京盛大揭幕。赛灵思数据中心事业部举行媒体沟通会，这是赛灵思数据中心事业部 （ Data Center Group, DCG） 成立以来首次以一个全新事业部的形式公开亮相媒体活动。
AXI接口设计注意事项
AXI2MEM转换接口需要将来自PCIE的AXI信号（时钟为250MHz或者500MHz）转换成100MHz时钟的MEM接口。MEM接口用于SOC总线主端口，用于读写芯片内部模块或者配置寄存器。
Xilinx招募 | Vitis开源定制计算科研冬令营
在体系结构黄金时代，Xilinx率先推出Alveo数据中心加速卡，ACAP自适应智能计算平台, Vitis统一软件平台等一系列软硬件产品。同时业务也涉及了更多数据科学的领域，如金融，基因，数据分析，压缩，安全处理等等。这也需要各领域科学家与信息技术科学家之间，算法工程师与硬件工程师之间进行更多交叉。
