我们为什么要学习 Python？玩转 Pynq 的 9 岁天才儿童要大学毕业了！他就是 Laurent Simons。让人惊讶的是，早在 6 岁时他就开始学习高中课程了........
xilinx的7系列FPGA根据不同的器件类型，集成了GTP、GTX、GTH以及GTZ四种串行高速收发器，四种收发器主要区别是支持的线速率不同。
Xilinx 与 NTU 联手举办首届女子 Hackathan 2019
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6100495471001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
XTP系统拥有“极速交易、极速行情、极致风控、极致体验”等核心性能及优势，赛灵思是自适应计算技术与方案的领导企业。在本届开发者大会上，中泰证券将与赛灵思公司强强联手，带您体验 FPGA 为 Fintech 应用所带来的极速体验。
Non-posted（非转发）事务和-posted（转发）事务都是PCIE TLP（事务层包）类型。Non-posted TLP有返回TLP，而posted事务没有返回。记忆技巧：非转发事务非要返回。本文中说的事务指的是PCIE事务层TLP。
当今时代，服务提供商推出的依赖于 AI 与即时响应功能的实时服务层出不穷，这些服务都非常适合 FPGA 加速，而这，也正是赛灵思之所以在2018年推出 Alveo 数据中心加速器卡的重要推动因素之一。Alveo 加速器卡的设计，致力于大幅提升云端和本地数据中心中行业标准服务器的性能。
宇宙的起源是什么？什么是物质和能量？为了回答这个世界上最具挑战性，也是最终极，最玄妙的科学问题，欧洲核子研究组织成立了欧洲粒子物理实验室 (CERN)，这是一个由 20,000 名科学家组成的联盟，旨在探索宇宙的起源。但为了做到这一点，研究人员必须突破技术的限制。
双线性插值是常用的插值算法，是许多图像处理算法的组成部分。双线性插值由包围当前目标像素点的4个像素点的数值通过与当前像素点的相对位置偏移进行插值计算。
在Vivado中，对rom进行初始化的文件是.coe文件。 .coe文件的前两行的开头格式是固定的，不能改变的。其所存储的数据数量与大小是与设计rom的位宽和深度相对应的。
或许你是一个初入门Python的小白，完全不知道PEP是什么。又或许你是个学会了Python的熟手，见过几个PEP，却不知道这玩意背后是什么。那正好，本文将系统性地介绍一下PEP，与大家一起加深对PEP的了解。
根据综合工具设计FPGA：很多综合工具都有特殊的算法，取决于不同的目标器件，执行不同的约束和编译选项，在创建FPGA设计之前，设计者应该充分了解所用的综合工具如何处理设计。
说到FPGA时序约束的流程，不同的公司可能有些不一样。反正条条大路通罗马，找到一种适合自己的就行了。从系统上来看，同步时序约束可以分为系统同步与源同步两大类。简单点来说，系统同步是指FPGA与外部器件共用外部时钟；源同步（SDR，DDR）即时钟与数据一起从上游器件发送过来的情况。
本应用笔记重点介绍使用Zynq®UltraScale +™器件的基于以太网的设计。它描述了通过扩展的多路复用I / O（EMIO）和多路复用I / O（MIO）接口在处理系统（PS）中可用的千兆以太网控制器（GEM）的用法。它还描述了使用可编程逻辑（PL）中的高速收发器使用1000BASE-X，SGMII和10GBASE-R物理接口。
通常，MPC 的代价是计算量增加，因为复杂的计算是在几微秒的时间间隔内完成的。 为确保实时性，本次网络研讨会将举例说明 Zynq SoC 或 MPSoC 是如何实现如此复杂的算法的。
任何学FPGA的人都跑不掉的一个问题就是进行静态时序分析。静态时序分析的公式，老实说很晦涩，而且总能看到不同的版本，内容又不那么一致，为了彻底解决这个问题，我研究了一天，终于找到了一种很简单的解读办法，可以看透它的本质，而且不需要再记复杂的公式了。
