在 Vivado 中利用 report_qor_suggestions 提升 QoR
许多 FPGA 设计都难以达成所期望的性能目标。原因不尽相同，以下列出的只是其中部分可能的原因：未遵循 UltraFast 设计方法；时序约束不良；过高资源利用率；控制集过多；未采用最优化时钟设置；逻辑层次过多，难以达成目标性能；布局规划不良；布线拥塞；因约束导致工具优化受限。
Python 进阶之源码分析：如何将一个类方法变为多个方法？
前一篇文章《Python 中如何实现参数化测试？》中，我提到了在 Python 中实现参数化测试的几个库，并留下一个问题：它们是如何做到把一个方法变成多个方法，并且将每个方法与相应的参数绑定起来的呢？我们再提炼一下，原问题等于是：在一个类中，如何使用装饰器把一个类方法变成多个类方法（或者产生类似的效果）？
Xilinx Zynq 助力机器人科学管理，两大优势吸睛！
如何实现对机器人进行科学管理？来看看赛灵思联盟合作伙伴 Sundance 是怎么做到的。赛灵思联盟合作伙伴 Sundance 最近推出了 VCS-1 平台。VCS-1 是一款 COTS 解决方案，基于业界标准 PC/104 外形，以及 GitHub 开源 Zynq MP-SoC 解决方案，能够控制和导航任何支持 ROS的机器人。
Xilinx视频加速技术“双管齐下”，剑指OPEX和CAPEX
随着5G技术的成熟商用，视频将变得越来越普及。即将迎来爆发的视频市场也孕育着近两千亿的巨大商机——调研机构 Rethink research 表示，到 2021 年直播视频将达到 700 亿美元规模，而非直播视频内容将达到接近 1000 亿美元规模。
【视频】用 Versal AI 引擎加速语音识别的实现
今天的展示的是使用赛灵思 Versal ACAP 平台加速语音识别的演示，它向您展示了赛灵思如何使用先进的 Versal ACAP 平台实现 AI 推断。
【赛灵思开发者大会PPT下载】隆重介绍 Vitis 统一软件平台
<font color="red"><strong>Introducing the Vitis Unified Software Platform</strong></font>
<font color="red"><strong>隆重介绍 Vitis 统一软件平台</strong></font>
<font color="#FD8900">Salil Raje</font>
Executive Vice President 执行副总裁
& GM Data Center Group 数据中心事业部总经理
当金融遇到科技会发生什么？完美“跨界”背后的幕后英雄是它
“FPGA 在金融科技领域的应用历史悠久，但直到赛灵思 Vivado HLS 和 Alveo 加速卡的出现，终于让金融行业可以尽情地享受自适应计算加速所带来的‘极速、稳定、低延时’的完美体验。”在本月初的XDF-亚洲站上，中泰证券 CIO 程龙由衷指出。是的，金融科技开发已经迎来了新时代！
【视频】CCIX 演示 - 解决片外加速器互联的需求
视频来自 2019年超算大会，赛灵思现场演示了通过 CCIX 协议将赛灵思 Alveo U280 连接到了 Arm Neoverse N1 平台。CCIX 协议可让我们将驻留在 U280 上的内存直接映射到 Arm 主机的 NUMA 存储器映射中。
PCIe 之后的高速连接标准是什么？“三大必须”为你做出选择！
机器学习和大数据应用正在彻底改变处理数据的方式。整个行业需要找到在保持低功耗的同时，提高计算性能的途径。对于当前的许多计算任务，连接处理器的专用硬件加速器完成该任务的速度和功耗都要比独立工作的处理器出色。
Zynq 7000的PS为PL分配信号
在PS内的时钟模块可以为PL提供4个时钟FCLKCLK[3:0]，这4个时钟的频率可以通过配置界面进行修改。由于这4个时钟的频率由PS引到PL中，所以可将FCLK连接到PL时钟缓冲区，作为PL内定制外设的时钟源。
IoT 领域 Xilinx 花开两枝，Versal 与 Zynq MPSoC 双双获奖！
12月12日，由全球电子科技领域专业媒体电子发烧友举办的“2019年度第六届中国IoT大会”在深圳圆满落幕。赛灵思 Versal™ 自适应计算加速平台（ACAP）荣膺 “IoT技术创新奖”。
【视频】赛灵思面向 5G 应用的第三代 RFSoC 平台
本视频将向您详细演示赛灵思第三代 Zynq® UltraScale+™ RFSoC 器件，这是全球唯一集成高性能数模/模数转换器的硬件可编程 SoC ，不仅全面支持 6GHz 以下频段，还可为毫米波应用提供更广泛的支持。
自主泊车不是梦，Xilinx 为百度量产型自主泊车专用车载计算平台 ACU-Advanced提供强大动力
昨天，在 2019 年百度 Apollo 生态大会上， 百度展示了其最新量产型自主泊车专用车载计算平台 ACU-Advanced —— 这是业界首款基于赛灵思全球领先的车规级异构多核处理器平台—— XA Zynq UltraScale+ MPSoC 5EV 而实现的量产级 AVP 专用车载计算平台。
在Vivado中，您使用过TCL吗？
Vivado是Xilinx最新的FPGA设计工具，支持7系列以后的FPGA及Zynq 7000的开发。与之前的ISE设计套件相比，Vivado可以说是全新设计的。无论从界面、设置、算法，还是从对使用者思路的要求，都是全新的；在运行速度、算法优化和功能整合等很多方面都有了显著地改进。
DCM / DLL / PLL / MMCM区别
对于FPGA工程师来说，DCM / DLL / MMCM / PLL这些词简直每天都能看到，但很多人并不是很清楚它们之间的差异。在Xilinx的FPGA中，时钟管理器称为Clock Management，简称CMT。我们所用到的DCM / PLL / MMCM都包含在CMT中。
极速行情网关开发新思路——用C开发极速行情解码
天下武功，唯快不破。XDF前夕，中泰证券与赛灵思 (Xilinx) 联合在其极速交易平台(XTP)开发了新的极速行情转发系统，并在X-Club XTP开发者大会上进行了详细的介绍。X+X 组合将为大家带来什么样的体验呢? 本文为大家介绍下 X+X 的 “黑科技”。
