聚焦 FPGA 设计、嵌入式开发与可编程技术

一文教你搞定FPGA有符号数、无符号数难题

在设计中，所有的算数运算符都是按照无符号数进行的。如果要完成有符号数计算，对于加、减操作通过补码处理即可用无符号加法完成。对于乘法操作，无符号数直接采用“*”运算符，有符号数运算可通过定义输出为 signed 来处理。

通过“*”运算符完成有符号数的乘法运算。
module ceshi (out, clk, a, b);
output [15:0] out;
input clk;

//通过 signed 关键字定义输入端口的数据类型为有符号数
input signed [7:0] a;
input signed [7:0] b;

Vivado使用技巧（20）——Waveform功能详解

使用波形配置文件

下一次 IT 变革：边缘计算（Edge computing）

外媒 ZDnet 发布了此篇边缘计算领域的重要文章，详细分析了各机构不同的定义、市场状况、前景等，经编译，供各位参考。

数十亿物联网设备和5G网络这两股力量必将推动计算工作负载的部署方式发生深远而重大的变化。

近年来，计算工作负载一直在迁移：先是从本地数据中心迁移到云，现在日益从云数据中心迁移到更靠近所处理的数据源的“边缘”位置。旨在缩短数据的传输距离，从而消除带宽和延迟问题，最终提升应用和服务的性能和可靠性，并降低运行成本。

这倒不是说本地环境或云中心已死亡；一些数据总是需要存储在集中的地方并加以处理。但数字基础设施无疑在发生变化。比如据Gartner声称，到2025年，80%的企业将关闭传统数据中心，而2018年这个比例只有10%。工作负载的布置是这次基础设施演变的关键驱动因素，工作负载的布置有赖于各种业务需求，这家调研公司称：

【视频】Avnet 演示了使用 Zynq-7000 实现基于视觉的工业物联网应用

Avnet 展示了一款突出的集成型工业物联网系统，该系统在 Xilinx Zynq-7000 SoC 上集成机器视觉、马达控制和近场通信 (NFC)，不仅可识别和挑选特定物品，随后还可根据用户选择将其放入正确的分配容器中。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=4187062966001' allowfullscreen frameborder=0 width="600" height="338"></iframe>

Zynq 的64位全局定时器

作者：leon_zeng0

Zynq 有一个64位全局定时器，我觉得有点实用价值，比如精确的实时计算，代码运行时间计算。

怎么用呢？我就google 了一下，有篇文章推荐查看2个文件。这2个文件名分别是 sleep.c, xtime_l.c。

这2个文件是Vivado 安装的时候就安装好了的样例程序，我的是在这个目录下：
C:\Xilinx\SDK\2015.4\data\embeddedsw\lib\bsp\standalone_v5_3\src\cortexa9

查看这2个文件，就可以清楚其用法了。

MPSOC之7——开发流程uramdisk

用petalinux的预编译目录里有rootfs文件，选择rootfs.tar.gz作为初始输入。

1.原始文件——>uramdisk
1.1 解压原始rootfs.tar.gz，得到若干文件
1.2 ！！！制作空ramdisk.image

命令:
dd if=/dev/zero of=ramdisk.image bs=1024 count=131072
mke2fs -F ramdisk.image -L "ramdisk" -b 1024 -m 0
tune2fs ramdisk.image -i 0
chmod a+rwx ramdisk.image

执行过程：

Arm联手赛灵思FPGA提供免费的Cortex-M处理器，助力开发人员拓展设计边界

新闻摘要
<li>Arm和赛灵思（Xilinx）强强联合，将业界最强大、最成熟的嵌入式生态系统优势与赛灵思FPGA的灵活性相结合。</li>
<li>增强版Arm DesignStart项目将助力嵌入式开发人员快速、免费、方便地获取成熟的Arm IP，从而加速并增强FPGA项目开发。</li>
<li>新的零授权费(License)和零版税(Royalty)模式，旨在帮助更多开发人员从业界领先的Arm技术以及覆盖全设备组合的通用软件基础中受益。</li>

用FPGA对ASIC进行原型验证的过程

鉴于芯片设计的复杂度提升，成功设计一个芯片所牵扯的步骤与过程也愈加复杂，所需花费的资金也成倍增加，一个典型的芯片开发项目的周期和花销如下所示
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/article/201810/13736-398…; width="670"></center>

移位寄存器复位与不复位的区别

作者：胡建东，玩儿转FPGA

实现一个4bit的移位寄存器如下，不带复位
module shift_reg(

input clk,

input rst,

input din,

output dout

);

reg [ 3:0] buff;

assign dout = buff[3];

HDMI协议解析

本文从软件工程师角度对HDMI spec进行解析，基于的spec版本为1.4，也是设备支持最多最成熟的版本，目前最新版本为2.0。

1 概述

HDMI（High-Definition Multiface Interface）是Hitachi, Panasonic, Philips, SiliconImage, Sony, Thomson, Toshiba几家公司共同发布的一款音视频传输协议，主要用于DVD, 机顶盒等音视频source到TV，显示器等sink设备的传输。传输基于的是TMDS(Transition Minimized Differential Signaling)协议。此外，使用TMDS也是DVI标准的主要特点。

学会System Generator（21）——图像采集与输出（文件方法）

本文是该系列的第21篇。前几篇介绍的音频信号处理本质上属于一维信号，直接采样与输出即可。但图像属于二维信号，如果想在Simulink中采集和输出图像，进行图像处理算法的仿真时会遇到一些问题。本文将介绍如何搭建图像的采集与输出模型。

采集图像需要解决的问题

Computer Vision System Toolbox中包含两个模块：Image From File可以读取图片格式的文件；Video Viewer可以输入图像并显示（类似于Scope观察信号波形一样）。

Xilinx Ten Giga Sub System IP 使用

IP核描述

10 Giga Ethernet Sub System , 参考文档PG157：

https://www.xilinx.com/support/documentation/ip_documentation/axi_10g_e…

Python开发的十个Tips，你知道几个？

译 | 王坚整理 | AI时间

下面是十个Python中很有用的贴士和技巧。其中一些是初学这门语言常常会犯的错误。

注意：假设我们都用的是Python 3

1. 列表推导式

你有一个list：bag = [1, 2, 3, 4, 5]

现在你想让所有元素翻倍，让它看起来是这个样子：[2, 4, 6, 8, 10]

大多初学者，根据之前语言的经验会大概这样来做

bag = [1, 2, 3, 4, 5]
for i in range(len(bag)):
bag[i] = bag[i] * 2

把WNS提升53%？使用Vivado的“Placement Seeds”

尽管 Vivado 不支持 “placement cost tale”的功能，InTime 却有一个相似功能叫做“Placement Exploration”配方（Receipe），并且不会对性能产生任何影响。在本文中，我们将通过展示几则用户案例的结果，来了解这个布局配方的作用以及它能对您有哪些帮助。

1. 什么是“Placement Exploration”配方？

Placement Exploration 这种策略可以将非关键的寄存器位置随机化。这样可以让 Vivado 探索更多的可能性，使用不同的布局布线计算来产生不同的结果，同时不会影响设计的功能。

2. 运行原理

利用ZYNQ SOC快速打开算法验证通路（5）——system generator算法IP导入IP integrator

一、前言

　　利用FPGA设计算法一直以来都是热点，同样也是难点。将复杂的数学公式模型通过硬件系统来搭建，在低延时高并行性等优势背后极大提高了设计难度和开发周期。Xilinx公司的sysGen（system generator）工具扩展了MATLAB的simulink，提供很多IP Catalog中没有的基础模块和针对DSP应用的硬件模型。工程师利用丰富的模块和MATLAB强大的数据处理及可视化能力能够更快速完成设计与仿真验证工作。

二、sysGen算法系统设计