MPSOC的linux开发需要使用petalinux，选择Ubuntu操作系统。
<strong>1.Ubuntu</strong>
<strong>1.1. Ubuntu安装</strong>
版本16.04.03
vmare版本：12.0
安装时注意选择“稍后安装”，否则是阉割版。另外，有个界面显示“删除整个磁盘”指的是虚拟机的磁盘，不会删除host上的内容，可以放心。
剩下就是一路next了，比较简单。
今年3月份，赛灵思（Xilinx）历史上第四位全球CEO Victor Peng 先生在北京正式宣布赛灵思将推出“自适应计算加速平台”ACAP。Victor 表示：“作为可以和CPU、GPU与FPGA 相提并论、并且性能远超后二者的产品，ACAP可以覆盖更加广泛的应用，帮助人们实现智能互联并且驱动自适应的世界。”
ACAP采用台积电7纳米技术，在机器学习的计算能力方面比16纳米级提升20倍，在5G通信方面能够支持4倍的带宽，在性能功耗比方面具有优越的表现。ACAP是赛灵思公司“Everest 行动”（内部称为“珠穆朗玛”行动）的重大成果。“Everest 行动”已经历经四年，投资10亿美元、动用1500名工程师，无疑是一个重磅级新型产品。可以说，ACAP的问世，对业界来说是一项重大的技术颠覆，也是自赛灵思公司发明FPGA以来最卓著的工程成就。
汽车行业是使用人工智能（AI）来模仿、增强和支持人类行为的前沿领域。利用先进的基于机器的精确定位系统，现在的半自动驾驶汽车和未来的完全自动驾驶汽车将依赖AI系统来执行各种任务。
根据Tractica的最新分析，虽然自动驾驶将成为人工智能在汽车行业消费的主要动力，但AI在汽车行业的用例实际上要广泛得多，包括汽车人机交互（HMI）功能，如语音/语音识别、驾驶员面部分析、情感识别和手势识别；维护和安全应用，如预测性维护、自动化交通客户服务、车辆网络和数据安全；以及汽车个性化服务等。
总而言之， Tractica预测到2025年汽车人工智能软件、硬件和服务的收入将从2018年的20亿美元增长到265亿美元，复合年增长率（CAGR）为46.9%。
相比于其他语言，Python的语法比较简单易学，但一旦不注意细节，刚入门的新手很容易就会掉进语法错误的坑里。
<strong>1. 忘记写冒号</strong>
在 if、elif、else、for、while、class、def 语句后面忘记添加“:”
if spam == 42
print('Hello!')
<strong>2. 误用 “=” 做等值比较</strong>
“=”是给变量赋值，“==”才是判断两个值是否相等：
score = 60
if score = 60:
print ('passed')
如果高速PCB设计能够像连接原理图节点那样简单，以及像在计算机显示器上所看到的那样优美的话，那将是一件多么美好的事情。然而，除非设计师初入PCB设计，或者是极度的幸运，实际的PCB设计通常不像他们所从事的电路设计那样轻松。在设计最终能够正常工作、有人对性能作出肯定之前，PCB设计师都面临着许多新的挑战。这正是目前高速PCB设计的现状--设计规则和设计指南不断发展，如果幸运的话，它们会形成一个成功的解决方案。
绝大多数PCB是精通PCB器件的工作原理和相互影响以及构成电路板输入和输出的各种数据传输标准的原理图设计师与可能知道一点甚至可能一点也不知道将小小的原理图连线转换成印刷电路铜线后将会发生什么的专业版图设计师相互合作的成果。通常，对最终电路板的成败负责的是原理图设计师。但是，原理图设计师对优秀的版图技术懂得越多，避免出现重大问题的机会就越多。
立即采用可随时投入使用的 SoC 解决方案以更低的 OpEx 提升生产力
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5828495902001' allowfullscreen frameborder=0 width="600" height="338"></iframe>
<strong>1.MPSOC overview</strong>
MPSOC是xilinx公司推出的新一代集成SOC，比ZYNQ厉害了一个等级。
熟悉一个芯片，不能一头扎进详细的数据手册，应该从overview开始大概了解，然后浏览user manual的前几章，具体外设用时细读。
<strong>SSN概述</strong>
SSN（Simultaneously Switching Noise）分析可以估计I/O Bank中管脚在同时转换输出状态时对其它输出端口造成的干扰。这是一个常见的问题，许多总线有大量的位宽，当总线数据有多位同时变化时，很容易在其它I/O上产生噪声。比如数字电路设计中倾向于使用格雷码编码，正是因为两个相邻的数字用格雷码表示时只有1bit的差异，使得同时转换噪声最小。
深入了解 Zynq SoC 在基于“OPC UA over TSN”的智能工厂自动化中的作用。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5828495713001' allowfullscreen frameborder=0 width="600" height="338"></iframe>
<font color="#FF8000">作者：OpenSLee</font>
<strong>1 背景知识</strong>
IP(Intellectual Property)在嵌入式FPGA设计中，指的是某些设计好的模块，分为软件模块和硬件模块。这些模块，一般都是已经测试好，所有功能完善的，由一些用户自己设计的。有些模块是免费的，也有收费的模块。所有用户都可以将这些IP核(IP Core)导入到自己的工程中，同样，所有用户也都可以定制自己的IP核。
<font color="#FF8000">作者：Ambrose Finnerty, 赛灵思 DSP 技术市场管理部</font>
产品编号：AES-ULTRA96-G
供应商: 安富利
器件支持: Zynq UltraScale+ MPSoC
<strong>产 品 描 述</strong>
Ultra96 是一款基于 Arm 技术的赛灵思 Zynq UltraScale+ MPSoC 开发板，符合 Linaro 96Boards 规范。96Board 是开放平台规范，为开发平台定义了一个标准电路板布局，可供软件应用程序、硬件设备、内核和其他系统软件开发人员使用。Ultra96 在 96Boards 社区中占据独特地位，包含可编程逻辑中的各种潜在外设和加速引擎，这些是其他产品所不具备的。
今天， 部分参与赛灵思开发者大会 （XDF）北京站的展商 Logo 悄然登录 XDF 官方网站， 来自全球各地的合作伙伴、用户纷纷加入大会的全天演示活动中，为致力于打造 “交流，学习和分享”平台的 XDF 平添奕奕光彩 —— 你动心了吗？
Zynq的IO包括对外连接的GPIO和内部PS与PL通信的AXIO。其中对外的GPIO又分为两种：MIO和EMIO。MIO直连到PS；EMIO则是PS扩展到PL，从PL接出的IO。所以MIO不需要管脚约束，而EMIO需要管脚约束。
本文是该系列的第17篇。上一篇介绍了使用低层次封装的block搭建直接型FIR滤波器结构的方法，对设计进行时序分析，并将设计流水线化来提高系统的工作频率。转置型FIR滤波器是一种由直接型FIR滤波器变换而来的结构，在几乎相同的结构下有着更好的性能，本文将对此做介绍。
使用 DDS 在 IIoT Edge 范围的应用实现连接功能。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5828496529001' allowfullscreen frameborder=0 width="600" height="338"></iframe>
ADI Guneet Chadha探讨当内核电压不断降低时，电源管理解决方案要解决的三大设计挑战。
<iframe height=498 width=510 src='http://player.youku.com/embed/XMzc4Mzg1NzAzNg==' frameborder=0 'allowfullscreen'></iframe>
