据《福布斯》北京时间11月5日报道，市场研究公司IDC发表报告称，鉴于竞争对手和产业都在向数字化转型，如果企业不能快速向数字化转型，到2022年，它们逾三分之二的目标市场会消失。以下是它对2019年IT产业的十大预测：
预测1：数字化的经济。到2022年，逾60%的全球GDP将都是数字化的，推动2019-2022年期间与IT相关的投资将达到约7万亿美元。
预测2：数字化原生IT。到2023年，75%的IT支出将用于第三代平台技术，因为逾90%的企业会建立“数字化原生”IT环境，在数字经济中快速增长。
预测3：边缘计算快速增长。到2022年，逾40%机构的云部署将包含边缘计算，25%的终端设备和系统将执行人工智能算法。
2018年11月5日，佰才邦携手赛灵思（Xilinx）在第一届中国国际进口博览会中展示了全球首款基于5G基站的5G系留式无人机高空基站。该产品采用大负载能力的系留式无人机作为飞行平台，携带基于赛灵思MPSOC系列芯片的大功率5G RRU，可在15分钟内飞行到200米高空，完成5G应急通信网络的快速部署。无人机基站升空后，单次空中停留时间可超过24小时，覆盖半径超过5公里，数据传输峰值速率可达1Gb/s以上，能够有效解决应急通信中的大数据传输问题。该产品可广泛应用于灾害救援、突发事件处置、大型赛事热点覆盖等多种应急通信场景。
11月1日-2日，研华公司在苏州举办的首届研华物联网共创峰会圆满结束，超过五千位来自全球的研华客户、合作伙伴参与了此次盛会。作为工业物联网、智慧工厂、城市、医疗、能源等领域的重要芯片提供商， 赛灵思公司应邀参加了此次大会，通过演讲和演示， 突出展示了赛灵思致力于打造灵活应变、万物智能世界的深度学习解决方案。
前言：
偶数分频容易得到：N倍偶数分频，可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。
奇数分频如何得到呢？
第一部分 奇数分频
奇数分频方法：
N倍奇数分频，首先进行上升沿触发进行模N计数，计数到（N-1）/2时输出时钟翻转，同时进行下降沿触发的模N计数，计数到（N-1）/2时输出时钟翻转时，进行输出时钟时钟翻转。两个占空比非50%的n分频时钟相或运算，得到占空比为50%的奇数N分频时钟。
或者使用“相与”，方法与上相同，只是翻转的数值变为（N-2）/2。
赛灵思开发者大会( Xilinx Developer Forum)于2018年10月16日在北京举行，近1300名开发者、合作伙伴及AI科技公司共聚北京。华为、阿里云、浪潮、的卢深视等国内领先科技企业共同分享了利用赛灵思FPGA技术在数据中心、自动驾驶、人脸识别等领域加速中国创新应用的诸多成就。
本文设计思想采用明德扬至简设计法。上一篇博文中定制了自定义MAC IP的结构，在用户侧需要位宽转换及数据缓存。本文以TX方向为例，设计并验证发送缓存模块。这里定义该模块可缓存4个最大长度数据包，用户根据需求改动即可。
该模块核心是利用异步FIFO进行跨时钟域处理，位宽转换由VerilogHDL实现。需要注意的是用户数据包位宽32bit，因此包尾可能有无效字节，而转换为8bit位宽数据帧后是要丢弃无效字节的。内部逻辑非常简单，直接上代码：
`timescale 1ns / 1ps
Vivado HLS中常见的接口类型有：
1. ap_none
默认类型，该类型不适用任何I/O转换协议，它用于表示只读的输入信号，对应于HDL中的wire类型。
2. ap_stable
只用于输入信号，其具体实现方式仍为ap_none。它用于向Vivado HLS的综合器表明该信号在两次复位之间值是不变的。
3. ap_vld
在数据端口port_name的基础上创建一个额外的数据有效信号指示< port_name >_vld。
4. ap_ack
在数据端口port_name的基础上创建一个额外的应答信号指示< port_name >_ack。
5. ap_hs
<font color="#FF8000">作者：邓晓蕾，经济观察网</font>
近日，自适应和智能计算公司赛灵思（Xilinx）公布2019财年第二季度财报，财报显示该公司实现季度性收入7.46亿美元，比去年同期增长19%，这也是赛灵思连续12个季度实现了正增长。
赛灵思首席执行官Victor Peng表示，得益于5G网络、数据中心及汽车等业务需求带动FPGA的出货，加上人工智能及云计算等应用的广泛增长基础, 与上一年销售额相比，我们将2019财年的收入增长率提高到大约20%。这也意味着，赛灵思对其正进行的平台战略转型极具信心。
对于ZYNQ MPSoC有以下几个文件，
1.FSBL
这个FSBL跟zynq-7000的fsbl是一样的，用户可以选择用cortex-a53制作启动的fsbl文件，也可以选择用cortex-r5来制作启动的fsbl文件。
2.PMUFW （pmufw.elf）
PMU的配置文件，但这个不是必须的，用户是可选的，MPSOC有LPD.FPD.PL三路电源轨，PMU是为了更好的管理电源和控制功耗，一般情况下，大部分客户不需要修改这个elf文件，这个文件不是制作BOOT.bin必须要的。
3.ARM Trusted Firmware(bl31.elf)
ARM Trusted Firmware文件，是一个arm加密固件，用户根据需要来定制，这个文件不是制作BOOT.bin必须要的。
PYNQ项目是一个新的开源框架，使嵌入式编程人员在无需设计可编程逻辑电路的情况下充分发挥Xilinx Zynq All Programmable SoC（APSoC）的功能。
当我们使用vivado搭建好硬件设计后就要在SDK下进行程序编写了，在SDK中我们可以建立C/C++工程，所以就有很多的库函数可以调用，那么问题来了，如何查询我想要的API函数呢？或者是该API函数如何使用？
下面我将以GPIO的IPCore为例介绍如何查询API函数。
1.将vivado设计好的硬件设计导入到SDK中，就可以把SDK代码编辑区的变迁也让切换到system.mss页面，可以看到Target Information，operating system，peripheral drivers和libraries。
2.可以看到所有的外设都已被列出来，单击每类外设后面的"Documentation"超链接即可打开其相应的API函数说明页面。以及个人外设可以导入例程供你参考。
<font color="#FF8000">作者：浅搁 FPGA2嵌入式</font>
<strong>1. 前言</strong>
IP核这个东西相信很多人都不陌生吧，不管是哪个FPGA厂家，都会有自己的一些现成IP核供用户使用，从而节省设计的开发时间。在一个设计中，个人觉得将模块变成一个个直观的图形界面更有助于理清思路，增强整个设计的逻辑性。以前用过Microsemi的开发平台，觉得挺人性化的，你写完代码后，直接把.v文件拉到画布中，文件便会以图形模块的形式显示出来，然后拖动鼠标便可以把两个模块的对应引脚连接起来，十分方便直观。
<strong>2. Vivado中的IP核封装</strong>
<strong>创建综合运行</strong>
一个“运行（run）”是指定义和配置设计在综合过程中的各方面，包括：使用 的Xilinx器件、应用的约束集、启动单个或多个综合的选项、控制综合引擎结果的选项。点击Flow菜单中的Create Funs，或在Design Runs窗口中：
上篇该系列博文中通过MDIO接口实现了PHY芯片的状态检测，验证其已处于1000M 全双工工作模式。在设计MAC逻辑之前，要先清楚MAC与PHY之间的接口以及以太网协议细节，这样才能保证网络的兼容性。本文内容多来自Xilinx官方文档pg051 tri-mode-eth-mac.
<strong>1.GMII接口</strong>
<strong>一、概述</strong>
LUT中文名字叫查找表。以7系列的FPGA为例，每一个Slice里面有四个LUT。FPGA就是通过LUT实现大量的组合逻辑，以及SLICEM里面的LUT还可以构成RAM,Shift Register，以及Multiplexers。这篇文章我们一起来学习LUT如何构成组合逻辑。
<strong>二、LUT实现原理</strong>
LUT，中文名字叫做查找表，其原理其实也就是一个一个查找表，根据输入去找到相应位置的信号，然后做输出。说白了就好像一个小容量的ROM，把输入当作地址信号，对LUT里面预存的内容进行寻址。
最近在学习FPGA DSP相关设计，从滤波器开始学习，最开始先生成两个正弦信号，产生混频信号，通过modelsim仿真来验证设计。 本案例用Block Design方法进行设计（也可以选择编写.v文件的形式进行设计）。
一、前言
之前ZYNQ与PC之间的网络连接依赖于外接硬件协议栈芯片，虽然C驱动非常简单，但网络带宽受限。现采用LWIP+PS端MAC控制器+PHY芯片的通用架构。关于LWIP库，已经有很多现成的资料和书籍。其有两套API，一个是SOCKET，另一个是本例中要用到的RAW。RAW API理解起来较为复杂，整个程序基于中断机制运行，通过函数指针完成多层回调函数的执行。SOCKET API需要支持多线程操作系统的支持，也牺牲了效率，但理解和编程都较为容易。实际上SOCKET API是对RAW API的进一步封装。
二、LWIP Echo Server demo解读
行业抓取式演示视频重点介绍了 Zynq UltraScale+ MPSoC 装有专用处理引擎,面向图像处理、实时处理和功能安全性。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5163979798001' allowfullscreen frameborder=0 width="600" height="338"></iframe>
