考虑到工作量、软硬件分区以及系统设计选择，软硬件事件追踪有助于用户了解其应用的性能。这样的信息有助于用户优化并改善系统实现方案。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5841653357001' allowfullscreen frameborder=0 width="600" height="338"></iframe>

<font color="#FF8000">Amazon EC2 F1 FPGA 实例预览版落地 AWS 中国（北京）区 (由 Sinnet 运营)</font>

好消息！！客户可以在中国运行基于 FPGA 的加速器，以满足数据监管要求或支持延迟敏感型应用了。

F1 是由 Xilinx FPGA 支持的一类实例。 AWS 用户可利用 AWS F1 合作伙伴的预构建 F1 加速应用。 软件开发者可使用 OpenCL 和 C / C ++ 构建自定义加速器，硬件开发者可利用 F1 并使用 Verilog 和 VHDL 开发和部署 FPGA 加速。

F1 实例目前已经在其他七个国际地区使用。

<font color="#FF8000">Exida 为高性能 Zynq UltraScale+ 系列颁发 IEC 61508 规格证书</font>

赛灵思公司（Xilinx, Inc.，(NASDAQ: XLNX)）今天宣布，根据IEC 61508 功能安全规范，其 Zynq® UltraScale+™ MPSoC 系列经业界领先的功能安全认证机构 Exida评估，已经达到硬件故障裕度 (HFT) 1 类，安全完整性等级 (SIL) 3 级。此次评估意味着产品开发者能够运用赛灵思功能丰富、高度集成的单芯片 MPSoC 系列产品，为人工智能 （AI）等安全关键型应用构建新型高性能系统，并能保证IEC 61508 功能安全认证达到安全完整性等级 3 (SIL 3)。

<font color="#FF8000">作者：魏建勇，来源：2018年电子技术应用第11期</font>

<font color="#FF8000">作者：材哥，玩儿转FPGA</font>

<strong>前言</strong>
vivado和ISE的使用差别很大，Vivado是专门针对7系列和以后系列的FPGA/AP SOC进行高效设计的工具，特别是最近提出的UltraFast设计方法，能够极大地提高开发效率。ISE在支持老版本器件的基础上，目前也支持7系列/ZYNQ的设计，但是效率不能和Vivado相比。关于vivado的基本使用这里不多说，主要把一些问题点整理成“错题集”，把一些小技巧进行归纳。

<font color="#FF8000">作者： 小鱼，Xilinx学术合作</font>

一. 概述
时序逻辑示意图，如下图所示。数据从一个寄存器出来，经过组合逻辑到达下一个寄存器。
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/article/201811/13907-407…; width="670"></center>

该低功耗模式 (LPM) 演示将讨论并展示 Xilinx Zynq-7000 SoC 动态电源管理功能的实例。LPM 演示可清楚地展示 Zynq-7000 SoC 在通过可扩展动态电源管理 (DPM) 提供极低待机功耗时有多强大。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=4666055332001' allowfullscreen frameborder=0 width="600" height="338"></iframe>

下载完整版Aleo产品选型指南，即可开始您的加速之旅。

上一期的学习中，我们系统性地介绍了PYNQ与ZYNQ地区别与联系。PYNQ = Python + ZYNQ，即将ZYNQ部分功能的Python化，直接调用Python库和FPGA硬件库进行功能的开发。

Pynq降低了开发人员的门槛，但知其然也知其所以然，开发效率将会更高。因此，在进入PYNQ的python开发之前，我们先来学习ZYNQ的PL与PS开发，为接下来的学习提供良好的基础。

本部分的学习，我们依旧借助PYNQ_z2来完成。

<strong>1. ZYNQ功能块</strong>
ZYNQ中包含两大功能块：PS部分和PL部分。

<font color="#FF8000">作者：Alex He，Xilinx 嵌入式技术专家 </font>

Xilinx 嵌入式技术专家 Alex He 与大家分享在Docker里玩转PetaLinux的上手教程～

<strong>PetaLinux</strong>
PetaLinux是Xilinx推出的针对Zynq Soc, Zynq MPSOC嵌入式开发板的基于Yocto二次封装的Linux BSP构建工具，支持Ubuntu/CentOS/RedHat等多个版本。通常，我们都是将其直接安装在所支持的Linux OS中。

<font color="#FF8000">作者： 做但不能忘思考，FPGA2嵌入式</font>

当我们使用一种新的IP核的时候，遇到的最大问题是：以前根本没有接触过的新东西，我们会感到恐惧，不知道如何下手。比如，SelectIO该怎么来实现LVDS的功能：

11月14日第二十届中国国际高新技术成果交易会（简称高交会）在深圳盛大开幕，作为国内Top5科技展会，高交会一直是中国高新技术领域创新产品对外开放的重要窗口，本次高交会以“坚持新发展概念，推动高质量发展”为主题，汇聚了来自41个国家的三千多个优质品牌项目，带来了多达11322个产品展示组。

本届高交会特别扩大了“技术信息与产品展示”展区，其中的人工智能专区更是名企云集，各家均带来了最前沿的产品成果与技术理念，深鉴科技作为人工智能展区的亮点展位，在前三天的开放日中备受关注。此次深鉴科技携8款重磅产品亮相高交会，包括：深鉴人脸检测识别模组、视频结构化解决方案、深鉴ADAS加速平台、深度学习开发SDK-DNNDK、Xilinx智能视频分析平台、采用C-Callable DPU IP的多路传感器与网络、笛卡尔高效语音识别引擎、Aupera视频编解码与实时AI融合平台。

Silexica的FAE工程师周雋铠在上月结束的Xilinx Develper Forum展会上为大家展示了如何利用SLX工具充分发挥FPGA的优势，发现并行化机会，从而提高系统性能。想知道SLX到底如何运行的，请戳下面视频：

在达拉斯举行的全球超算大会SC18上，浪潮发布集成HBM2高速缓存的FPGA AI加速卡F37X，可在不到75W典型应用功耗提供28.1TOPS的INT8计算性能和460GB/s的超高数据带宽，实现高性能、高带宽、低延迟、低功耗的AI计算加速。

Zynq可扩展处理平台是赛灵思新一代 FPGA的可编程技术的产品系列。与采用嵌入式处理器的FPGA不同，Zynq产品系列的处理系统不仅能在开机时启动，而且还可根据需要配置可编程逻辑。采用这种方法，软件编程模式与全功能的标准ARM处理SoC毫无二致。

与之相关和不同的是，PYNQ = Python + ZYNQ，即将ZYNQ部分功能的Python化，直接调用Python库和FPGA硬件库进行功能的开发。

<strong>1. 实例图片</strong>
下面是ZYNQ系列与PYNQ系列中两款具有代表性的开发板：

<font color="#FF8000">作者：没落骑士</font>

<strong>一、前言</strong>

　　FPGA以擅长高速并行数据处理而闻名，从有线/无线通信到图像处理中各种DSP算法，再到现今火爆的AI应用，都离不开卷积、滤波、变换等基本的数学运算。但由于FPGA的硬件结构和开发特性使得其对很多算法不友好，之前本人零散地总结和转载了些基本的数学运算在FPGA中的实现方式，今天做一个系统的总结归纳。

<strong>二、FPGA中的加减乘除</strong>

1.硬件资源

FPGA+ARM是ZYNQ的特点，那么PL部分怎么和ARM通信呢，依靠的就是AXI总线。这个实验是创建一个基于AXI总线的GPIO IP，利用PL的资源来扩充GPIO资源。通过这个实验迅速入门开发基于总线的系统。

使用的板子是zc702。

AXI总线初识：

AXI （Advanced eXtensible Interface），由ARM公司提出的一种总线协议。总线是一组传输通道， 是各种逻辑器件构成的传输数据的通道， 一般由数据线、地址线、 控制线构成。 Xilinx从6系列的 FPGA 开始对 AXI 总线提供支持， 此时 AXI 已经发展到了 AXI4 这个版本， Vivado里都是基于AIX4的 IP。

本演示介绍了 Zynq-7000 SoC 及其利用 NEON 引擎或硬件加速功能实现软件加速的能力。敬请查看 Zynq-7000 SoC 在面向数据采集和加速数字信号处理 (DSP) 的单芯片参考设计中的灵活性优势，其不仅可对软件进行加速，还能充分利用处理器和可编程逻辑之间的低延迟和高性能数据传送功能。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=3730916745001' allowfullscreen frameborder=0 width="600" height="338"></iframe>

<font color="#FF8000">作者：骆轶琪 来源：21世纪经济报道 </font>

AI时代的来临，也意味着数据爆炸环境下对芯片产业链厂商的进一步考验。不论是背后的算法、架构搭建等，还是具体到对产业的渗透、地区市场的发展，厂商们都将有新的思考。

近日举行的“全球CEO峰会”上，FPGA主要供应商赛灵思CEO Victor Peng就认为，当前时代正面临三大趋势：大数据的爆炸、人工智能的黎明、后摩尔时代的计算。为此，赛灵思提出自适应智能方案，并要建设更好的数据中心。

钰创科技(Etron Tech)首席执行官、董事长暨创始人卢超群则提到，异构集成设计系统架构将大量促进IC创新。这将再延续类似摩尔定律每两年增加的经济效应，全世界都在推动。

本文档提供了 Alveo U200 和 U250 数据中心加速器卡的软硬件安装流程。

Alveo U200 和 U250 卡符合 PCI Express Gen3 x16 并采用赛灵思 UltraScale+ 架构。您可以使用这些卡加速计算密集型应用，如数据库加速、机器学习、数据分析和视频处理等。

软件安装流程：

用于部署：部署软件便于您在您的机器上预先编译完成对应用，其组成包括赛灵思 XRT 和部署 Shell。

用于开发：该开发软件方便您编译和调试加速应用，其组成包括开发 Shell 和 SDAccel 开发环境。

通过采用不同软硬件安装组合，可以有三种不同系统配置在您的 Alveo 加速器卡上用于运行、开发和调试应用。