FPGA 开发圈 | FPGA 社区

DVI-to-RGB(Sink)IP User Guide

1、介绍本用户指南介绍了Digilent DVI-to-RGB视频解码器知识产权。该IP直接连接到Sink器件的DVI 1.0规范中定义的原始转换最小化差分信号（TMDS）时钟和数据通道输入。它解码视频流并输出24位RGB视频数据以及从TMDS链路恢复的像素时钟和同步信号。 2、特性 •直接连接到顶级数字视频接口（DVI）端口 •24位视频（带同步信号的时钟并行视频数据）输出 •... 阅读详情

2018-09-30 | Digilent, 视频解码器

MPSOC之6——开发流程linux编译

0.顶层Makefile增加交叉编译器顶层makefile： ARCH ?= $(SUBARCH) CROSS_COMPILE ?= $(CONFIG_CROSS_COMPILE:"%"=%) 改为： ARCH ?= arm64 CROSS_COMPILE ?= aarch64-linux-gnu- 1.生成.config ***... 阅读详情

2018-09-30 | Linux编译, MPSoC

XDF之约（ 1）：来自瑞士 Enclustra 公司的 Zynq UltraScale+ SOM，特别推出XDF 独家推广价！

您想缩短您产品的上市时间和开发费用吗？请来访我们的展台看我们是如何做到的。 Enclustra提供种类最全面的工业级Xilinx Zynq Ultrascale+ MPSoC核心板模块，和多达20款的上一代SoC和FPGA核心板模块。完善的文档、参考设计、Linux BSP和我们一流的技术支持会让您在使用Enclustra SoC或FPGA核心板模块进行设计时得心应手。... 阅读详情

2018-09-30 | Enclustra, Mars-XU3, XDF2018

Vivado使用技巧（19）——使用Vivado Simulator

Vivado Simulator基本操作 Vivado Simulator是一款硬件描述语言事件驱动的仿真器，支持功能仿真和时序仿真，支持VHDL、Verilog、SystemVerilog和混合语言仿真。点击运行仿真后，工具栏中显示了控制仿真过程的常用功能按钮：这些控制功能依次是：

2018-09-30 | Vivado, Vivado-Simulator

什么是TTL电平、CMOS电平？区别？

什么是ttl电平 TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑"1"，0V等价于逻辑"0"，这被称做TTL(晶体管-晶体管逻辑电平)信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。 TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低，... 阅读详情

2018-09-30 | CMOS电平, TTL电平

利用ZYNQ SOC快速打开算法验证通路（4）——AXI DMA使用解析及环路测试

一、AXI DMA介绍　　本篇博文讲述AXI DMA的一些使用总结，硬件IP子系统搭建与SDK C代码封装参考米联客ZYNQ教程。若想让ZYNQ的PS与PL两部分高速数据传输，需要利用PS的HP（高性能）接口通过AXI_DMA完成数据搬移，这正符合PG021 AXI DMA v7.1 LogiCORE IP Product Guide中介绍的AXI DMA的应用场景：The AXI DMA... 阅读详情

2018-09-29 | AXI-DMA, Zynq

深度学习最常用到的20个Python库

【导读】Python在解决数据科学任务和挑战方面处于领先地位。而一些方便易用的库则帮助了开发人员高效开发。在这里我们整理了20个在深度学习、数据分析中最常用、最好用的Python库，供大家一起学习。作者｜ ActiveWizards 编译｜专知整理｜Yingying，李大囧核心库与统计 NumPy 我们从科学应用程序库开始说起，NumPy是该领域的主要软件包之一。... 阅读详情

2018-09-29 | python, 深度学习

学会System Generator（20）——基于LSB算法的数字水印技术

本文是该系列的第20篇。数字水印是一种将标识信息嵌入到载体当中，且不影响载体使用的一种技术，主要分为时域水印嵌入算法（将水印嵌入到时域采样数据中）和变换域水印嵌入算法（先对音频做变换，将水印嵌入到变换域系数中）。本文将介绍一种简单的时域水印嵌入算法——LSB算法。 LSB算法通常数字水印技术有不可感知性的要求，即嵌入数字水印后载体数据发生了变化，但是不会影响到该数据的使用，... 阅读详情

2018-09-29 | LSB算法, System Generator

Python程序语法元素分析

程序的格式框架下面是一段温度转换的代码示例： #TempConvert.py TempStr = input("请输入带有符号的温度值：") if TempStr[-1] in['F','f']: C = (eval(TempStr[0:-1]) - 32)/1.8 print("转换后的温度是{:.2f}F".format(F)) elif TempStr[-1] in['C... 阅读详情

2018-09-29 | python

MPSOC之5——开发流程BOOT.BIN

作者：liuwanpeng 需要把若干文件打成大包，烧写到flash或者sd卡中，才能启动运行。 1.petalinux打包 petalinux-packet打包时，需要petalinux的工程，限制太死了，不用。 2 windows环境SDK打包 2.1 制作BOOT.bin 用SDK的图形界面搞定也是一样的。(markdown显示本地图片，路径里的\要换成/,蛋疼)... 阅读详情

2018-09-28 | MPSoC

中国异构计算黄金时代或将开启

作者：张汉青；来源：经济参考报　作为2018世界人工智能大会聚焦技术的全球性论坛之一，全球异构计算高峰论坛9月19日在上海举办，受到了国内外业界的广泛关注。　　相关政府部门官员和专家表示，由于特别适合人工智能和大数据时代处理海量数据的需求，近年来异构计算已经成为数据中心、智能手机、5G、智能驾驶等应用领域的主流芯片架构。伴随其极为迅速的发展，中国异构计算的黄金时代或已临近。　　... 阅读详情

2018-09-28 | 异构计算

petalinux 2018.2 在ubuntu 16下的安装

我第一次安装petalinux2018.2，是在 ubuntu18，因为最新的ubuntu 就是 ubuntu18。在安装中会报一些错，但能安装完成。配置的时候也会报错。看到论坛提问，说目前petalinux2018.2 只是支持ubuntu16。这样我最后选择了ubuntu16。我的ubuntu16 是安装在虚拟机里的 vm14。 1：下载下载地址是： https://www.... 阅读详情

2018-09-28 | Petalinux, Ubuntu

在云端加速FPGA回归项目，只需一个Tcl指令

严谨的软硬件开发都会有一套回归测试。连续的整合，每日自动测试，以及手动执行脚本等等 –—— 这一系列方法可以让开发人员来定义、创建、运行验证环节，从而决定产品的质量、性能和可靠性。本文将聚焦那些需要多次FPGA设计编译的测试，以及如何缩短周转时间同时保证测试平稳运行。 1. 使用云服务器来加速编译如果您有多个 FPGA 设计和参数组合，而且编译机器的数量又有限，运行测试编译是十分困难的。... 阅读详情

2018-09-28 | FPGA, 云加速

一个大龄FPGA工程师的9年人生忠告，你不看看？

我做FPGA开发9年多了，算是一个大龄工程师了。期间接触过一些项目管理和技术支持之类的工作，不知道为什么，脱离研发做这些工作我总觉得不踏实，也许天生就适合死磕技术。就是不知道继续这么死磕下去会怎么样，曾经也很迷茫，生怕随着年龄的增长，精力比不上年轻人，加班熬夜啥的心有余而力不足，会被逐渐淘汰。迷茫啥的就不细谈了，好在我也想了很多，逐渐想明白了很多，这篇文章，我一定要给做FPGA的兄弟姐妹打打气... 阅读详情

2018-09-28 | FPGA工程师

灵活应变的加速是将人工智能从云端带到边缘的关键

作者：赛灵思战略市场开发总监 Dale Hitt 人工智能新兴应用通过带可配置加速的片上系统器件来满足日益严格的性能和效率需求随着智能安全、机器人或无人驾驶汽车等应用越来越依靠嵌入式人工智能技术来提高性能，交付全新的用户体验，传统计算平台上的推断引擎很难在有限的功耗、时延和物理尺寸限制下满足实际要求。推断引擎必须满足严格定义的推断精度，还受限于总线宽度，而且存储器难以为最佳速度、... 阅读详情

2018-09-27 | 人工智能，MPSoC