FPGA 开发圈 | 电子创新网

牛！Xilinx囊括AIIA人工智能端侧芯片测评板卡类6项性能冠军

赛灵思今天宣布其人工智能平台Zynq UltraScale+ MPSoC ZCU104 评估套件在中国人工智能产业发展联盟（AIIA）主导的“AIIA DNN Benchmark”人工智能端侧芯片基准测试V0.5版本的第二轮测试测评中，囊括参测7个网络中板卡类6项性能冠军

2019-07-30 | Xilinx, AIIA, 人工智能, ZU7EV

89美金Minized开发板，助您的嵌入式设计更上一层楼

在本次研讨会中，我们将向您介绍集成赛灵思 Zynq-7000S SoC 的 $89.00 的安富利 MiniZed 开发套件。您将了解 MiniZed 套件所支持的诸多连接功能，包括 Wi-fi，蓝牙，BLE等等

2019-07-30 | MiniZed, 嵌入式设计

UltraScale+ GTM收发器向导产品指南

Virtex UltraScale+ 可编程门阵列传输向导IP核可帮助配置一个或多个串行收发器。您可以从头开始，输入您的需求，并生成有效的配置。灵活的向导为收发器、配置选项和您选择的启用端口生成一个定制的IP核，

2019-07-30 | GTM收发器, PG315

【 Vivado 】理解工程模式和非工程模式

Vivado设计套件有两个主要使用模型：项目模式和非项目模式。可以通过Vivado IDE或通过Tcl命令和批处理脚本开发和使用项目模式和非项目模式。但是，Vivado IDE为项目模式提供了许多好处，例如Flow Navigator图形工作流程界面。 Tcl命令是运行非项目模式的最简单方法

2019-07-30 | Vivado

FPGA与ADC的SPI配置实战篇（2）——AD9639三线SPI配置

本篇咱们继续以ADI公司的多通道高速ADC—AD9639为实例，向大家演示FPGA是如何通过SPI协议向该ADC读写寄存器配置数据的。如下图所示为AD9639的功能框图，不难发现其SPI接口既可以实现三线模式也可以实现四线模式，本篇将以上篇的4线模式为背景，演示3线模式

2019-07-30 | AD9639, ADC, SPI接口

【分享】重新启动dropbear，允许root免密码登陆ssh

PetaLinux 2019.1 对ssh引入了更安全的选项，缺省使用选项-w，禁止了root登陆ssh。这样虽然更安全，但是在调试时不方便。在串口登陆后，可以使用下列脚本，杀死缺省dropbear的进程，重新启动dropbear

2019-07-29 | PetaLinux 2019.1

基于SRAM型FPGA的实时容错自修复系统设计方法

为提高辐射环境中电子系统的可靠性，提出了一种基于SRAM型FPGA的实时容错自修复系统结构和设计方法。该设计方法采用粗粒度三模冗余结构和细粒度三模冗余结构对系统功能模块进行容错设计；将一种细粒度的故障检测单元嵌入到各冗余模块中对各冗余模块进行故障检测；结合动态部分重构技术可在不影响系统正常工作的前提下实现故障模块的在线修复

2019-07-29 | Virtex-6, 三模冗余, 故障容错

使用自然语言处理（NLP）开发ESG独特见解

在之前的文章中，我们概述了非结构化数据使用的高速增长程度，给各行业的专家举例说明了可以如何使用文本分析。当下，人工智能融合了自然语言处理（NLP），计算语言学和机器学习，使用户能够快速处理大量信息。现在我们将注意力转向环境，社会和治理（ESG）投资，阐述如何使用文本分析来开发独特见解

2019-07-29 | Sumup, 自然语言处理, ESG

没有硬件经验吗？没有问题！Xilinx MicroBlaze 处理器适合所有人

亲眼目睹在 Xilinx 器件中构建一款功能强大的定制处理系统有多轻松。了解 Xilinx MicroBlaze 处理器预设，其可使全新设计的跨越式启动变得更轻松！Vivado 的 IP 集成器工具库和第三方 IP 库无需 RTL 经验。您将了解到如何使用外设在仅仅几分钟内对几乎任何嵌入式设计进行快速原型设计

2019-07-29 | MicroBlaze, MiniZed

用于Kaldi语音识别的加速器：AIX

AIX（artificial intelligence aXellerator）是韩国SK公司为语音识别提供的一个解决方案，应用于微软的开源语音识别框架Kaldi。AIX使用了Xilinx的FPGA平台，充分利用了FPGA能提供的外存访问带宽和DSP资源。在自动语言识别（ASR）中，在性能和功耗上超过了分别超过了最领先的CPU 10.2倍和流行的GPU20.1倍

2019-07-29 | Kaldi, 语音识别, 加速器, AIX, KCU1500

如何利用 7 系列 FPGA 中的 POST_CRC 试错

本博文介绍了利用 POST_CRC 试错的方法，但总体而言，赛灵思推荐在所有架构上使用 Soft Error Mitigation (SEM) IP。SEM IP 提供了一种可用于测试 SEU 检测与纠正能力的机制并提供了更强大的调试能力。

2019-07-26 | 7系列FPGA, 每日头条

连续增长16季，赛灵思转成一只“5G概念股”

近日，FPGA芯片龙头赛灵思（XLNX.US）公布了截至6月29日的2020财年第一季度财报。以通用会计准则计，净营收达到8.5亿美元，环比增长3%，同比增长24%，创历史新高。净利润为2.41亿美元，摊薄后每股收益为0.94美元。

2019-07-26 | 赛灵思, 5G

基于FPGA的高清视频采集系统设计

设计了一种基于HDMI接口的全高清(分辨率1 920×1 080)视频采集与显示系统，该系统以Xilinx公司Spartan6系列FPGA作为控制芯片，采用500万像素级别CMOS摄像头OV5640作为前端数据源，能够采集全高清视频信号；为了解决由于高速大容量视频数据缓存容量和速率不足导致的拖影现象

2019-07-26 | FPGA, 视频采集