FPGA 开发圈 | 电子创新网

【分享】重新启动dropbear，允许root免密码登陆ssh

PetaLinux 2019.1 对ssh引入了更安全的选项，缺省使用选项-w，禁止了root登陆ssh。这样虽然更安全，但是在调试时不方便。在串口登陆后，可以使用下列脚本，杀死缺省dropbear的进程，重新启动dropbear

2019-07-29 | PetaLinux 2019.1

基于SRAM型FPGA的实时容错自修复系统设计方法

为提高辐射环境中电子系统的可靠性，提出了一种基于SRAM型FPGA的实时容错自修复系统结构和设计方法。该设计方法采用粗粒度三模冗余结构和细粒度三模冗余结构对系统功能模块进行容错设计；将一种细粒度的故障检测单元嵌入到各冗余模块中对各冗余模块进行故障检测；结合动态部分重构技术可在不影响系统正常工作的前提下实现故障模块的在线修复

2019-07-29 | Virtex-6, 三模冗余, 故障容错

使用自然语言处理（NLP）开发ESG独特见解

在之前的文章中，我们概述了非结构化数据使用的高速增长程度，给各行业的专家举例说明了可以如何使用文本分析。当下，人工智能融合了自然语言处理（NLP），计算语言学和机器学习，使用户能够快速处理大量信息。现在我们将注意力转向环境，社会和治理（ESG）投资，阐述如何使用文本分析来开发独特见解

2019-07-29 | Sumup, 自然语言处理, ESG

没有硬件经验吗？没有问题！Xilinx MicroBlaze 处理器适合所有人

亲眼目睹在 Xilinx 器件中构建一款功能强大的定制处理系统有多轻松。了解 Xilinx MicroBlaze 处理器预设，其可使全新设计的跨越式启动变得更轻松！Vivado 的 IP 集成器工具库和第三方 IP 库无需 RTL 经验。您将了解到如何使用外设在仅仅几分钟内对几乎任何嵌入式设计进行快速原型设计

2019-07-29 | MicroBlaze, MiniZed

用于Kaldi语音识别的加速器：AIX

AIX（artificial intelligence aXellerator）是韩国SK公司为语音识别提供的一个解决方案，应用于微软的开源语音识别框架Kaldi。AIX使用了Xilinx的FPGA平台，充分利用了FPGA能提供的外存访问带宽和DSP资源。在自动语言识别（ASR）中，在性能和功耗上超过了分别超过了最领先的CPU 10.2倍和流行的GPU20.1倍

2019-07-29 | Kaldi, 语音识别, 加速器, AIX, KCU1500

如何利用 7 系列 FPGA 中的 POST_CRC 试错

本博文介绍了利用 POST_CRC 试错的方法，但总体而言，赛灵思推荐在所有架构上使用 Soft Error Mitigation (SEM) IP。SEM IP 提供了一种可用于测试 SEU 检测与纠正能力的机制并提供了更强大的调试能力。

2019-07-26 | 7系列FPGA, 每日头条

连续增长16季，赛灵思转成一只“5G概念股”

近日，FPGA芯片龙头赛灵思（XLNX.US）公布了截至6月29日的2020财年第一季度财报。以通用会计准则计，净营收达到8.5亿美元，环比增长3%，同比增长24%，创历史新高。净利润为2.41亿美元，摊薄后每股收益为0.94美元。

2019-07-26 | 赛灵思, 5G

基于FPGA的高清视频采集系统设计

设计了一种基于HDMI接口的全高清(分辨率1 920×1 080)视频采集与显示系统，该系统以Xilinx公司Spartan6系列FPGA作为控制芯片，采用500万像素级别CMOS摄像头OV5640作为前端数据源，能够采集全高清视频信号；为了解决由于高速大容量视频数据缓存容量和速率不足导致的拖影现象

2019-07-26 | FPGA, 视频采集

【视频】使用 ML 套件与 Alveo 卡进行自定义应用

详述诸如生成训练模型、优化训练模型以及创建使用优化模型来加速设计的应用等步骤。

2019-07-26 | ML套件, Alveo

学会Zynq（15）UDP sendto函数的使用

上文从“UDP发送Hello World”的实例体会了lwIP的使用。在user_udp_init函数中我们按照“创建UDP PCB->绑定本地端口->连接远程主机”的顺序完成初始化，发送时使用send函数将数据发送至连接的主机

2019-07-26 | Zynq

【分享】PetaLinux工程更新HDF文件的脚本

工程师可能同时使用多个Vivado工程，以便测试不同的硬件配置。所以需要让一个PetaLinux工程支持多个Vivado工程。Vivado工程更改后，PetaLinux工程需要更新HDF文件。另外最好在PetaLinux工程里记录使用的所有硬件相关文件，比如bit、HDF文件等。以便将来检查对应的硬件设计。

2019-07-25 | Petalinux

【下载】SP701评估板用户指南（v1.0）

本文详细介绍SP701评估板的功能。使用本指南开发和评估针对SP701板上Spartan®-7系列FPGA的设计

2019-07-25 | UG1319, SP701, 用户指南, Spartan-7

Vivado中Debug的操作方式，你了解几种？

Vivado中提供了多种Debug的操作方式，下面就来总结一下：

2019-07-25 | Vivado

【网上研讨会】如何从海量的非结构化数据中提取和分析关键信息？

通过本次研讨会，我们将为您分析大数据时代海量非结构化文本所带来的各种挑战，为您详细介绍基于赛灵思全球最快数据中心加速卡的 SumUp Nucleus 文本分析平台，并通过实际案例展示如何利用这个平台帮助企业或者个人快速从浩如烟海的文本中识别、提取和分析关键信息，从而为决策、战略或者传播监测提供强大支持

2019-07-25 | Sumup, 数据中心加速卡

Xilinx AC701评估板——PLL配置实例

本实例内容为PLL的配置和例化，通过PLL产生4个不同频率的时钟，分别驱动 4 个 LED 指示灯闪烁一样的频率。通过观察这 4 个 LED 指示灯的闪烁同步与否，可以确认 PLL 产生的这 4 个时钟的频率关系。

2019-07-25 | AC701, PLL配置

精彩推荐

从2.5到256 GT/s：PCIe二十年演进开启8.0时代

通过x16通道配置，PCIe 8.0的双向带宽将达到1 TB/s，为高带宽计算场景带来前所未有的性能空间

MPSoC A53 AMP模式配置

本文主要描述Zynq UltraScale+ MPSoC中APU多个A53,怎么设置成AMP非对称处理模式，让整个系统既能满足性能要求,也能满足实时性要求。

PetaLinux 先决条件第 2 部分：将自定义配方/层和程序包添加到根文件系统中

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2：Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。