赛灵思 Alveo™ U50 数据中心加速器卡为金融计算、机器学习、计算存储以及数据搜索和分析领域的工作负载提供优化加速功能。U50 基于赛灵思 UltraScale+™ 架构，采用高效的 75 瓦封装，外形小巧，U50 包括 带宽为 460GB/s 的 HBM2，100GbE 网络和 PCI Express 4.0，专为部署在任意服务器上而打造

本指南介绍Xilinx Zynq UltraScale+RFSoC特性套件的组件，功能和操作。

数据类型 基本数据类型: 整型(int)，浮点型(float)，字符串(str)，列表(list)，元组(tuple)，字典(dict)，集合(set),布尔(bool) 数值类型（整数，浮点，布尔） 序列类型（字符串，列表，元组） 散列类型（字典，集合） 字节类型 a=bytes(‘123’)/a=b’123’ 字节数组bytearrary(‘123’) 可变序列:列表，集合，字典 不可变序列... 阅读详情

本篇咱们继续以ADI公司的多通道高速ADC—AD9249为实例，向大家演示FPGA是如何通过SPI协议向该ADC读写寄存器配置数据的。如下图所示为AD9249的功能框图，其为16通道、65MSPS、14bit精度的多通道高速ADC，且其SPI接口只为三线模式

网络压缩在AI加速中可以说起到“四两拨千斤”的作用，网络参数的减小不仅仅降低了存储和带宽，而且使计算逻辑简单，降低了LUT资源。从本篇开始，我们就一起挖掘一下网络压缩算法的类型，原理，实现，以及效果。写这类算法类文章，一是学习，二是希望能够令更多做FPGA的人，不再将眼光局限于RTL，仿真，调试，关心一下算法，定会发现FPGA的趣味和神通

使用前，执行命令source /opt/Xilinx/SDK/2019.1/settings64.sh ，导入相关路径，就可以。