3.2 规范优化了 CXL 内存设备的监控和管理，增强了 CXL 内存设备在操作系统和应用程序方面的功能

OSERDESE2是7系列FPGA器件中的专用并串转换器，具有特定的时钟和逻辑资源

物理信息神经网络 (PINN) 是一种神经网络，它将微分方程描述的物理定律纳入其损失函数中，以引导学习过程得出更符合基本物理定律的解

Xilinx 的开发工具Vivado其实还是比较好上手的，在左边的设计流程导航已经把FPGA的开发过程按先后顺序给排列出来了

ED6H系列FPGA口袋实验室是中科亿海微自主研发的基于“FPGA在线教学平台”的教学实践工具，专为高校电子相关专业师生打造

测试与测量设备等应用正变得越来越复杂，需要更高的分辨率，因此需要更高的采样率和更大的内存

第二代 Versal™ 自适应 SoC 配备的处理系统可提供比前代至高多出 10 倍的标量算力性能，同时支持 DDR5 内存

Versal的一个GTM Quad包含4路channel和两个LCPLL。本文中的办法就是展示如何在设计里面实现此种配置的自动化。

本讲介绍了运用在基于软件无线电YunSDR的矢量信号分析中的矢量/数字调制技术和数字调制分析的基本原理，描述了数字(矢量或I-Q)调制和常见数字调制格式

当前主流的Chiplet互连总线可以分为几大类别，如UCIe、BoW、AIB、CXL等，还有一些专有的互连总线。每种总线协议根据具体应用和性能需求有所侧重

在使用FPGA时，往往会用到一些差分信号，比如HDMI接口，LVDS接口的ADC、显示器等等设备，而FPGA内部往往只会使用单端信号

ALPIX® 实现了经典图像传感器与新型事件传感器在芯片架构、像素设计、数据处理和算法应用层的全面融合

之前介绍过使用RP2040制作逻辑分析仪及示波器，今天我们使用FPGA搭建逻辑分析仪

 `timescale指令我相信大家应该都不陌生，或多或少都见过，可能绝大部分人都能运用，但其实这个常用指令用起来还是有一些需要注意的

企业环境的快速数字化、复杂网络威胁的激增、安全法规的不断演变以及量子计算技术的崛起，在网络安全领域掀起了层层巨浪

本篇文章通过举例来说明，用户如何根据自己的硬件电路设计来实现对EP端复位的控制

这是这个月（2024年11月）最让我惊讶的消息。Analog Devices (ADI) 收购了 Flex Logic。

本文主要是讲解ODDR的工作模式，并对工作模式进行仿真，同时将OLOGIC的使用方式进行讲解

接收机从本质上说是发射机的反向实现，但在设计上更为复杂。接收机首先把输入的射频信号下变频为中频信号，然后进行解调

环回（loopback）是GT的一种特殊配置模式。可以把发送端的数据直通过自身PMA层或对方器件（不加进一步处理）后再转回给发送器件的接收端