RISC-V算力芯片,能否打开下一轮突破的新空间?
以板载匠心,赋能 FPGA 创新,加速产品从 0 到 1
莱迪思:FPGA技术助力AI推理加速

莱迪思半导体亚太区总裁 徐宏来(Jerry Xu)介绍了莱迪思对于2025年的展望和公司的未来发展战略。

智多晶车规级FPGA芯片再添新成员

得益于高度的灵活性,FPGA芯片在新能源行业得到广泛应用。随着智能驾驶的快速发展,FPGA芯片在汽车电子系统中的重要性日益凸显

emacs中调用verible lint来检查verilog语法

本文介绍emacs中调用verible lint来检查verilog语法方法。

SystemVerilog用于设计与验证,有哪些好处?

作为硅片上的舞者,人类科技发展的灵魂工程师,我们在IC设计或者FPGA开发过程中,通过Verilog或SystemVerilog硬件描述语言

详解Xilinx的10G PCS PMA IP

如果要在Xilinx的FPGA上使用万兆以太网通信,大致有三种方法构建协议栈。第一种使用GTX等Serdes作为底层的PHY

莱迪思在2025年嵌入式世界大会上荣获ECD最佳产品奖(Best in Show)

莱迪思Nexus™ 2 FPGA平台凭借其先进的互连、优化的功耗和性能以及领先的安全性而获此殊荣

Altera 推出低于 100 美元的 Agilex 3 AI FPGA,助力边缘 AI 发展

近日,Altera 宣布正式量产面向嵌入式市场的 Agilex 3 系列 AI FPGA,其最小型号售价低于 100 美元

YunSDR通信小课堂(第28讲)

DAC的作用是将离散时间的数字采样转换为连续时间的模拟信号,通常使用零阶保持(ZOH)技术。该技术可被视为ADC中采样技术的对应项

智多晶Serdes IP

目前智多晶Seal 5000系列产品SerDes的性能处于业界领先水平,SDM支持0.5-10.3Gbps线速率,SDP支持0.5-6.6Gbps的线速率。

迈特芯科技最新发布支持DeepSeek蒸馏版及满血版的异构FPGA一体机整机设计方案

迈特芯推出的异构FPGA DeepSeek一体机覆盖7B到671B规模的DeepSeek大模型,提供私有化部署、行业场景定制、高效安全合规的端到端解决方案。

YunSDR通信小课堂(第27讲)

本示例使用图8.7的模拟正交混频器接收器来接收以27GHz为中心的感兴趣信号,带宽为3GHz,如图8.8(a)所示

直采+异构,看 RFSoC FPGA 开发板 AXW49 如何应对射频信号处理高要求

基于AMD Zynq UltraScale+™ RFSoC Gen3 XCZU49DR 芯片的 16 通道 14 位 2.5GSPS ADC 与 16 通道 14 位 9.85GSPS DAC,实现全数字域直接射频采样

紫光同创联合海图微和深目微共同推出GigE Vision解决方案

该方案基于Pango Logos系列PGL50器件、海图微CMOS Sensor HT501A和深目微GigE Vision IP方案共同实现

AMD 推出第五代 AMD EPYC 嵌入式处理器

高性能“Zen 5”架构可提供服务器级性能与效率,并结合专属打造的功能,以优化产品寿命和系统弹性

FPGA在AI上的最新成果

下午有个朋友问我,现在AI发展这么快,怎么没听过FPGA有什么动静,难道FPGA就真的搭不上AI这趟列车了吗?

CXL 3.1:CXL 标准的进阶之路上,如何将互连性能推向新高?

本文将介绍CXL 3.1标准的最新更新内容,包括新增的安全特性,以及如何持续为下一代基础结构提供内存池功能。

富士通利用 AMD Zynq RFSoC 提供高能效 5G 无线电

富士通采用 AMD Zynq RFSoC 数字前端( DFE )器件来提供具有成本效益、高容量和高能效的无线电,以满足不同市场需求

Altera 2025新品发布:以独立运营优势引领FPGA创新,赋能边缘与AI未来

今天,随着Altera CEO Sandra Rivera宣布一系列重磅新品与技术进展,标志着这家独立运营的FPGA巨头正式迈入“Altera 2.0”时代

基于AMD AU15P FPGA的SLVS-EC桥PCIe设计方案分享

今天熊猫君分享一个基于AMD AU15P FPGA的SLVS-EC桥PCIe设计方案。

Altera FPGA 突破创新边界,加速智能边缘领域发展

在 2025 国际嵌入式展上,Altera 发布了专为嵌入式开发者打造的最新可编程解决方案,以进一步突破智能边缘领域的创新边界