本文将探讨神经形态计算的发展历程、关键器件及其测试参数，并讨论当前面临的挑战和解决方案。

前面我们介绍了以太网的基本概念，及涉及的各层协议格式，接下来我们通过设计Verilog程序来实现以太网各个子层的功能

今天，就让我们一同深入这个充满魅力的数字信号处理基础——频域世界。

这款超紧凑的弹性存储芯片提高了SWaP，可用于通信、地球观测、科学和边缘计算卫星等高级任务。

Verilog中的signed是一个很多人用不好，或者说不太愿意用的一个语法。因为不熟悉它的机制，所以经常会导致运算结果莫名奇妙地出错

FIFO是FPGA项目中使用最多的IP核，一个项目使用几个，甚至是几十个FIFO都是很正常的。通常情况下，每个FIFO的参数，特别是位宽和深度，是不同的

随着人类移动用户超过 71 亿，再加上无线机器对机器 (M2M) 连接日益增加，无线行业正经历着空前的需求高涨。工程师在设计无线系统和网络时面临的主要挑战是其复杂性

在写这篇文章时，我想了很多标题，但总感觉没有哪个能把文章的意思全都总结清楚的，所以我又起了副标题：断臂求生的Intel。

如今，在中国市场，不论是消费级 CPU、GPU 还是服务器 CPU，AMD 都有着不错的口碑，AMD 市场份额逐年快速增长。

FIFO是FPGA项目中使用最多的IP核，一个项目使用几个，甚至是几十个FIFO都是很正常的。通常情况下，每个FIFO的参数，特别是位宽和深度

这个系列开篇肯定要先了解FPGA的启动流程，试想一下：我想实现MultiBoot，那么我应该在什么时候开始升级，升级失败后FPGA进行了哪些操作

AMD宣布将延长所有 AMD 7 系列器件生命周期至 2040 年、延长 UltraScale+ 器件生命周期至 2045 年。

本文将详细介绍如何通过NOC使用CPM访问片上内存（OCM）

数字电路中，小数可以用两种形式来表示：「定点数」和「浮点数」。浮点数的内容我们下篇文章再讲，本文只讲定点数。

Multiboot是指多镜像启动,比如在FPGA的加载flash里面存放2个或者多个FPGA的配置文件,每个配置文件都可以单独完成FPGA的逻辑配置

本文以TI的ADS4249（ADC）和DAC3482（DAC）之间的接口为例，介绍Altera FPGA与ADC/DAC之间的DDR LVDS接口设计以及时序约束详细设计。

第五代 AMD EPYC 处理器将扩大EPYC在通用和高性能计算工作负载方面的优势，对于科学模拟工作（如NAMD），“Turin”的性能更高

在本周召开的Hot Chips大会上，AMD总裁Victor Peng探讨了半导体行业面临的一个重大挑战，即应对日益增长的AI模型需求所带来的电力问题。

说到DDR3的接口设计，有一个无法避开的问题，就是DDR3的读写性能，一方面需要一个好的设计来提升DDR3的读写性能

今天，我们将一起探索数字信号处理基础中至关重要的两个概念：连续信号离散化与采样定理。