在这篇博客中，我们概述了这些标准的影响，以及系统设计人员过渡到PQC的基本步骤。

预计未来几年内，随着人工智能(AI)应用对处理能力需求的增加，AI加速器市场将持续快速增长。

<p><span style="text-wrap: wrap;">本文介绍了I2S收发器的配置与实现，用于FPGA的VHDL编程。</span></p>

7系列FPGA GTX和GTH收发器是功率高效的收发器，GTX收发器支持500 Mb/s至12.5 Gb/s的线路速率，GTH收发器支持13.1 Gb/s的线路速度

<p><span style="text-wrap: wrap;">本方案是基于中科亿海微自主研发的EQ6HL45_CSG324型FPGA芯片，实现并满足了FOC算法的实时测量计算、电机参数的灵活配置、抵御噪声和电磁干扰等功能</span></p>

边缘端的传感器和连接设备的数量每天都在以指数级速度持续增长。连接数字计算设备的模拟电子传感器使系统能够获得态势感知并优化性能

基于ACAP架构的Versal系列产品,在各种加速应用中,相信各位都有所了解了,作为一个异构混合加速平台,Versal结合处理器部分(A72+R5处理器)

在应用的调试过程中，我们可以直接将其下载到DDR(或者其他介质)中运行，但处于非调试模式(例如部署到生产环境)时，则需要通过存储介质启动 app

AMD已同意用价值49亿美元的现金和股票收购ZT Systems，包括根据交易完成后的某些里程碑支付的高达4亿美元的或有付款

今天介绍一下使用FPGA实现低延迟的成像系统

本文主要介绍了在边缘设备上部署卷积神经网络（CNN）的一种方法，使用现场可编程门阵列（FPGA）和Gemmini加速器

SPI总线在电子设计中应用很广泛，是一个基础接口协议，很容易上手，大家在开发中可能也会遇到Dual SPI和QSPI，那这两个协议又是怎么来的呢？

PRBS误码测试时，通常需要计算误码率。如果使用IBERT，误码率可以在Vivado的GUI界面中读取

在PCIe（Peripheral Component Interconnect Express）总线系统中，复位信号是确保系统可靠启动和正常运行的重要机制。PCIe总线的复位主要有以下四种类型

8月6日，通用芯粒互联产业联盟(UCIe Consortium)宣布发布UCIe 2.0规范，这是对芯片互连技术的重要更新。

随着 PCIe 5.0 在数据中心和消费市场的部署不断升温，PCI-SIG 并没有闲着，而是已经开始着手让生态系统为 PCIe 规范的更新做好准备

一位客户向我们提出了一个想法，希望我们设计一种解决方案，用于监测无线通信信号的频谱，以确保系统安全，即检测频谱中的意外活动

AMD EPYC 8004 系列处理器具有小型化的外形，是专为单路平台设计的高能效 CPU，它基于 “Zen 4c” 核心打造，凭借在单插槽平台上带来的出色的CPU能效

微波通信所发送的信息需要由发射机调制后发出。典型的模拟通信的调制是幅度调制(AM)和频率调制(FM)

FPGA在进行相关算法计算时，一般都会使用高级语言进行算法验证，目前比较常见的就是 MATLAB ，那么使用哪种方式可以将MATLAB中实现的算哒转换到FPGA中？