跳转到主要内容
为什么 FPGA 的效率低于 ASIC?

FPGA是“可重构逻辑”器件。先制造的芯片,再次设计时“重新配置”。

易灵思SOC onchip RAM初始化

最新有客户在询问soc的片上RAM启动方案。于是有了本篇文章。如果soc不使用外部存储而是使用片上RAM的话,文档上似乎没有给出详细的说明

AMD R2000 Bilby 单板 Inside BIOS 串口重定向的使用

AMD 嵌入式X86处理器的R2000系列使用Bilby开发板。开发板使用Inside BIOS。

从FPGA说起的深度学习(十)

在本教程中,旨在加深对深度学习和 FPGA 的理解。

Verilog常用显示任务函数有哪些?

本文将深入剖析Verilog中的显示任务函数,结合丰富的实例,让大家迅速掌握这些强大的调试助手。

FPGA常见面试题总结

FPGA常见面试题总结

AMD MPSoC PS PCIe 访问PL BRAM的参考设计

客户要求AMD MPSoC 的 PS 部分的 PCIe 能访问 PL的AXI BRAM。从Avnet 借了 UltraZed Board,得到了Vivado工程。

AMD的这颗芯片,太难了

十多年后的今天,劳伦斯利弗莫尔国家实验室的“El Capitan”超级计算机即将成为世界上最强大的(已知)超级计算机

从FPGA说起的深度学习(九)- 优化最终章

在本教程中,我们将介绍使用 FPGA 实现深度学习的技术,深度学习是近年来人工智能领域的热门话题。

利用强大的软件设计工具为FPGA开发者赋能

许多嵌入式系统的开发者都对使用基于FPGA的SoC系统感兴趣,但是基于传统HDL硬件描述语言的FPGA开发工具和复杂流程往往会令他们望而却步

可编程逻辑器件适航标准-DO254 VHDL编码规范

<p>本文汇总了可编程逻辑器件适航标准-DO254 VHDL编码规范</p>

Efinity编译生成文件使用指导

在outflow <project>.map是网表对FPGA资源的映射。比如gbuf,dspt等原语的是怎样适配的

如何理解FPGA设计中的时钟?

本文将详细介绍FPGA时钟设计的概念、技巧和优化策略。

AMD FPGA XPIO简介

AMD FPGA是电子器件中的万能芯片,在外设接口,算法指令,协议控制应用上能实现接近所有需求

深度解读AMD ZEN 5架构

在上周 AMD 的技术日上,AMD 披露了有关 Zen 5 的一些技术细节,其中还涵盖了 Ryzen AI 300 和 Ryzen 9000 系列的一些关键元素。

使用MicroBlaze的Boot Loader的注意事项

AMD为MicroBlaze提供Boot Loader,比如SREC Boot Loader。它能将代码从QSPI Flash搬移到目标存储器运行,使MicroBlaze运行大程序成为可能。

代码开源!用Versal FPGA加速矩阵乘法

该论文主要围绕着深度学习应用对密集矩阵乘法(Matrix Multiply, MM)的大量需求展开

中科亿海微信号采集核心板在振动采集场景中的应用

本方案已在振动采集场景中大量使用。FPGA模块实现将高精度ADC采集的数据封包成自定协议,然后通过COM或者网口上传

如何理解同步时钟与异步时钟?

本文将详细介绍下FPGA设计中的同步适中就好与异步时钟,帮助读者在实际项目中应用这些概念。