时间：2024年11月28日 上午 10:00 - 11:00
感到项目截止日期的压力吗？
想快速将验证好的 C++ 算法实现到 FPGA 上？
借助 AMD Vitis™ Unified IDE 的高阶综合工具HLS，您将大幅提升开发效率。HLS 通过将 C++ 代码转换为高性能逻辑，使复杂算法在 FPGA 上的实现变得轻而易举。
在本次网络研讨会中，我们将深入探索 Vitis™ Unified IDE的新特性，并展示过滤器和加密模块的实际应用示例。您将发现如何利用HLS内置的性能分析工具 Code Analyzer，优化 C++ 代码以实现最佳性能。Vitis™ HLS 将为您的高效 FPGA 设计铺平道路。
加入我们
掌握在 FPGA 硬件上编写 C++ 的关键 HLS 技巧与最佳实践！
了解 Vitis™ HLS 如何将 C++ 轻松转化为硬件设计
理解实现高性能算法的关键考量
见证 Vitis™ HLS Code Analyzer 如何助您分析 C++ 代码
研讨会报名方式
演讲者简介：
Ally Zhou （周丽娜）
AMD 软件与解决方案的高级技术营销经理，负责 AMD Vitis 和 HLS工具。她曾是一名 FPGA 和 ASIC 设计师，拥有丰富的 RTL 设计、硬件加速和 EDA 工具经验。
