8月6日，通用芯粒互联产业联盟(UCIe Consortium)宣布发布UCIe 2.0规范，这是对芯片互连技术的重要更新。

随着 PCIe 5.0 在数据中心和消费市场的部署不断升温，PCI-SIG 并没有闲着，而是已经开始着手让生态系统为 PCIe 规范的更新做好准备

一位客户向我们提出了一个想法，希望我们设计一种解决方案，用于监测无线通信信号的频谱，以确保系统安全，即检测频谱中的意外活动

AMD EPYC 8004 系列处理器具有小型化的外形，是专为单路平台设计的高能效 CPU，它基于 “Zen 4c” 核心打造，凭借在单插槽平台上带来的出色的CPU能效

微波通信所发送的信息需要由发射机调制后发出。典型的模拟通信的调制是幅度调制(AM)和频率调制(FM)

FPGA在进行相关算法计算时，一般都会使用高级语言进行算法验证，目前比较常见的就是 MATLAB ，那么使用哪种方式可以将MATLAB中实现的算哒转换到FPGA中？

本系列文章从数字芯片设计项目技术总监的角度出发，介绍了如何将芯片的产品定义与设计和验证规划进行结合，详细讲述了在FPGA上使用IP核来开发ASIC原型项目时

生成式人工智能的突然爆红，除了给算力芯片提出了更高的要求以外，传统系统设计无法满足计算需求的缺点也愈发明显。

本文将带您了解这三款开发板的主要差异，帮助您根据自身项目需求做出合适的选择。

AMD正式宣布，已完成对欧洲最大私人AI实验室 Silo AI 的收购工作，交易金额约6.65亿美元（约合人民币47.69亿元），全部以现金支付。

我们很高兴地宣布 AMD AMA SDK 1.1.2 版本发布。该版本专注于支持 AMD Alveo™ MA35D 媒体加速卡的其他功能

工业产品内部的驱动始终由电机完成。即使燃料、风能、水力或太阳能是主要能源，所有这些在用于工业产品中的物理致动器之前也会首先转换为电能

本文将带领FPGA初学者深入了解I2S协议的奥秘，探索其在FPGA开发中的应用。

本调查介绍了 CXL，包括 CXL 1.0、CXL 2.0 和 CXL 3.0 标准。我们将进一步调查 CXL 的实现情况，讨论 CXL 对数据中心环境的影响以及未来的发展方向

本文介绍的电机驱动板方案是基于中科亿海微自研的FPGA+ARM核心板+底板，以及FOC电机驱动控制软件算法，构成的电机驱动板原型样机。

根据 CPU 市场追踪机构 Mercury Research的最新报告，AMD 在 2024 年第二季度又度过了一个出色的季度

由于 FPSoc属于异构器件，同时包含处理器和可编程逻辑门阵列。故其应用开发具备特殊性，通常需要两步：

在易灵思的器件上接收LVDS一般采用PLL接收，通过PLL产生两个时钟，一个是fast_clk，一个是slow_clk,分别用于处理串行数据和并行数据

本期文章，我们将和大家一起了解DDR5技术的发展和应用前景。

今天来聊一聊Xilinx时钟管理原语，包括它们的定义、分类以及在设计中的应用。