跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事
GTH 高速串行通信光口64B66B编码通信方案分享

64b/66b编码技术是IEEE 802.3 工作组为10G 以太网提出的,目的是减少编码开销,降低硬件的复杂性

人工智能算力向边缘侧迁移,将带动中国边缘服务器稳步增长

2023年中国边缘计算服务器市场继续保持稳步上升,同比增长29.1%。IDC预测,到2028年,整体中国边缘计算服务器市场规模将达到132亿美元。

西门子发布 Veloce CS,解锁三款新品助推硬件加速仿真和原型验证

Veloce CS 可在所有平台复用,实现无缝迁移,将系统工作负载的执行和调试速度加快 10 倍


第二代 Versal Prime 系列适合嵌入式系统设计的五大原因

AMD 第二代 Versal Prime 系列自适应 SoC 兼具性能和效率,具备更高水平的标量性能和世界领先的可编程逻辑,可实现出色的灵活设计。

高云半导体与越南孙德胜大学电气与电子工程学院开展交流合作

在交流会上,阮仲文先生详细介绍了高云半导体的发展历程、产品应用以及22纳米产品的最新情况和未来产品路线图。

五项功能可提升边缘端嵌入式 AI 性能

AI 驱动型系统正催生指数级算力需求,使得在紧凑的空间和功率限制内设计嵌入式应用变得更具挑战性。设计人员需要支持嵌入式 AI 系统中的所有计算阶段

【Vivado那些事儿】使用Python提取ILA数据

ILA应该是调试AMD-Xilinx FPGA最常用的IP。在调试中,我们希望ILA中的波形能够提供有关设计问题的所有信息,但情况并非如此

AM017 中的 Versal GTM 数字监控器位宽

AM017 表 32 显示了数字监控器属性。其中部分“Bit Field”(位字段)有错误

如何在Vivado中用工程模式使用DFX流程

本文介绍在Vivado中用工程模式使用DFX流程以及需要注意的地方。

AMD GPU,将开源

AMD 表示,它有望在 5 月底发布其微引擎调度程序 (MES) 文档,随后发布源代码。然后,它将继续以开源方式发布 Radeon 堆栈的其他部分

为啥FPGA资源/时序都有很大的优化空间?

在工作中,我们接触到的至少90%以上的FPGA项目,它的的资源/时序都有很大的优化空间,为啥这么说?

Xilinx FPGA BGA推荐设计规则和策略(一)

Xilinx®Versal®体系结构、UltraScale™体系结构、7系列和6系列设备有多种封装,旨在实现最大性能和最大灵活性

AMD Versal AI Edge 自适应计算加速平台之GTYP收发器误码率测试IBERT实验(6)

使用IBERT测试误码率和眼图必须有个收发环通的硬件,开发板上有2个SFP光纤接口,本实验把2个光接口收发两两连接,形成2个收发环通链路。

AMD加持研华AIMB-723工业级主板,着眼未来AOI应用

本文将讨论Advantech如何帮助客户利用AOI生产PCB和IC。重点介绍研华的由AMD驱动的AIMB-723工业级主板的新能力

谁是Chiplet的最优解?

半导体行业正在准备从基于专有小芯片的系统向更加开放的小芯片生态系统迁移

案例:一个信号复位值的问题

最近一个朋友私信我说,看了以前的写的复位设计,在自己的项目中设计了复位同步器用来实现异步复位同步解复位

DDR读写流程与参数

DDR完成上电初始化后,将数据写入DDR要经过如下过程:ACT->WR->PRE

瑞苏盈科FPGA核心板在实时仿真与测试(HIL)中的应用

RT Box 1中使用的Mercury ZX5采用AMD Xilinx® Zynq® 7015/7030 SoC器件,配备ARM®双核Cortex™-A9处理器

走进北汽研究总院,芯驿电子 AUMO 亮相创新技术展

AUMO展示了多款智驾仿真测试、电子后视镜CMS产品及解决方案,包括自动驾驶硬件在环仿真HIL、12通道HDMI视频注入系统

安装过程需要277GB的Vivado各个模块分别需要多大空间

这篇文章我们看下Vivado的安装包中,到底哪些东西最占空间?