跳转到主要内容
FPGA之组合逻辑与时序逻辑

数字逻辑电路根据逻辑功能的不同,可以分成两大类

FIR Compiler C-model如何设置参数

本文介绍如何配置C-model参数和IP匹配。

Matlab生成fir滤波器抽头系数

Vivado调用fir滤波器时,我们会遇到需要填充滤波器抽头系数的问题

AMD苏姿丰:AI是过去50年来最重要的技术,超过互联网

苏姿丰表示,人工智能技术是过去50年以来最重要的技术,甚至超过互联网的出现。

Vivado BD模式下导入RTL,如何实现聚合自定义的AXI接口?

如何在导入Block Design后,也一样实现聚合在一起?

AMD EPYC 8004系列处理器—— 体积小巧,适合空间和功率有限的部署环境

EPYC 8004系列处理器可在SPECpower基准测试中提供更高的每系统瓦特性能

Xilinx 7系列FPGA DDR3控制器——mig使用总结(读写仲裁和适配)

在实际的DDR使用场景中,一般有如下2种场景,一个是把ddr当成一个大fifo

通用图形处理架构-FPGA版

ThunderGP是基于HLS的开源通用图形处理框架,支持Vitis和SDAccel开发环境

AMD FPGA的MicroBlaze固化流程

MicroBlaze的易用性使得其开发如AMD其它嵌入式SoC FPGA一样简单

苏姿丰来华,发布AMD AI路线图及三大战略重点

苏姿丰在会议上发布了AMD AI路线图并分享AMD的三大战略重点

面试宝典:FPGA必出笔试题

工程师面试必看的FPGA笔试题

AMD召开AI PC创新峰会 展示Ryzen AI PC生态强大实力

人工智能正在推动一场革命,迅速重塑科技行业的方方面面。从数据中心到AI PC和边缘计算

Versal 中对 eMMC 进行格式化和烧写的方法

本文旨在探讨在 Versal 中对 eMMC 进行格式化和烧写的方法。

Multi-Scaler IP的linux示例以及debug(下)

设置好2022.2 Petalinux环境. 使用2022.2 ZCU106 BSP, 创建Petalinux工程

做信号链,你需要了解的高速信号知识(二)

做高速的工程师最头疼的问题就是抖动和眼图测量Fail

【FPGA图像处理实战】- 图像行缓存设计实现方式一(FIFO)

本文将详细介绍使用FIFO来实现图像行缓存的设计

全新 Spartan UltraScale+ FPGA 系列 - 以小型封装实现高 I/O 和低功耗

Spartan UltraScale+ FPGA 低成本系列带来出色的 I/O 逻辑单元比

FPGA设计之功耗专业术语解析

设计功耗由输入数据模式以及设计内部的翻转产生,是一种动态功耗

AMD 自适应计算技术助力索尼半导体解决方案激光雷达汽车参考设计

由AMD Zynq UltraScale+MPSoC与Artix-7 FPGA提供支持的激光雷达将增强下一代自动驾驶汽车安全性