挑战赛集训: 硬件平台解析与学术奖专项支持
judy 在 周四, 09/30/2021 - 09:24 提交
XILIINX开发者社区于09.22携手电巢直播平台进行了硬件平台+开发技巧+赛制详解的直播详解活动，为了便于更多的小伙伴学习，我们整理了本次直播的回放，帮助更多的的开发者和本次参赛者更好的理解赛灵思的AI技术路线，为您的参赛项目提供一些借鉴和参考。
All node
Xilinx系列FPGA SelectIO简介连载一
judy 在 周三, 09/29/2021 - 14:07 提交
FPGA是电子器件中的万能芯片，Xilinx FPGA处于行业龙头地位更是非常灵活。FPGA管脚兼容性强，能跟绝大部分电子元器件直接对接。Xilinx SelectIO支持电平标准多，除MIPI C-PHY电平（三电平标准）外，IO能直接对接3.3V以及3.3V以下基本所有电平标准，初步统计支持72种不同电平标准。
升级5G，原来还可以这么做！
judy 在 周三, 09/29/2021 - 09:50 提交
长期以来，无线电接入网 (RAN) 市场主要由少数几家为网络运营商提供整体解决方案的供应商所服务。而向 5G 转型所带来的对更强网络性能的追求和底层软硬件复杂度的提升，为运营商门创造了机遇，使其能够考虑基于开放标准的 O-RAN 解决方案，摆脱单厂商解决方案的束缚。
如何为 Vivado 项目中的 IP 核生成结构仿真模型？
judy 在 周三, 09/29/2021 - 09:44 提交
当从 Vivado 项目中的 IP 目录生成 IP 核时，似乎只能生成默认的行为仿真模型，而无法生成结构仿真模型。如何才能转换成结构模型？
Dynamic Function eXchange
judy 在 周三, 09/29/2021 - 09:39 提交
了解 Xilinx 如何通过 Vivado ML 中的动态可重配置功能助力实现资源的高效利用。
借助 Kria SOM 实现嵌入式设计简化 (v1.0)
judy 在 周二, 09/28/2021 - 15:23 提交
赛灵思 Kria SOM 采用基于加速应用的独特方法，为基于软件的设计提供了全新范例，同时还能助力工业、视觉、医疗与科学市场的应用保持系统级灵活性和 FPGA 性能优势。
Vivado时序 - 什么是 TNS、WNS、THS 和 WHS?
judy 在 周二, 09/28/2021 - 15:00 提交
运行“report_timing” 或 “report_timing_summary” 命令后，我注意到 WNS、TNS、WHS 和 THS。什么是 WNS、TNS、WHS 和 THS?
ZYNQ学习之路——USB总线学习(二)
judy 在 周二, 09/28/2021 - 14:51 提交
Linux中USB驱动程序依然遵循标准的设备驱动模型——总线、设备、驱动。和I2C总线设备驱动一样，所有的USB驱动程序都必须创建的主要结构体是struct usb_driver，它们向USB核心代码描述了USB驱动程序，但这只是外壳，只实现了设备与总线的挂接，具体的USB设备是什么，如何实现，还需要编写相应的文件操作接口。本文详细介绍USB的驱动框架。
Vivado时序收敛技术（一） Baseline基础理论
judy 在 周二, 09/28/2021 - 09:57 提交
本文整理自Xilinx公开课：Vivado时序收敛技术。有些知识在公开课中讲的并不是很细，因此我又对齐进行了整理，分为了几篇文章。
【工程师分享】eglfs_kms的QT程序，如何同时支持两个显示器
judy 在 周一, 09/27/2021 - 12:13 提交
有客户问到如何在ZCU106单板/其它MPSOC上，同时支持多个显示器，以便在多个显示器上运行QT应用程序。Xorg的xorg.conf里可以增加card和screen，同时支持多个显示器。Xorg可以在多个显示器上显示多个QT应用程序。