Dynamic Function eXchange

judy 在周三, 09/29/2021 - 09:39 提交

了解 Xilinx 如何通过 Vivado ML 中的动态可重配置功能助力实现资源的高效利用。

精彩推荐

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

长期以来，人们对用FPGA实现的创新大张旗鼓，对里面使用的FPGA保持秘而不宣。

设计收敛：提高结果质量 (QoR) 的方法、技巧和诀窍（中文字幕）	设计收敛：功耗约束，精确报告功耗估算的最佳实践（中文字幕）	【视频】HLS 端口级 I/O 协议
Vivado ML 助力设计流程再提速	Vivado ML 版，让设计更智能化	【下载】Vivado ML版中基于ML的路由拥塞和延迟估计（v1.0）

最新文章