【视频】不断变化的数据中心 - 第一部分(中文字幕)
judy 在 周二, 03/09/2021 - 09:45 提交
在本视频中,Xilinx 专家 Steven Pope 博士讨论了数据中心面临的挑战以及为什么常见的 SmartNIC 无法跟上数据中心的发展。
在本视频中,Xilinx 专家 Steven Pope 博士讨论了数据中心面临的挑战以及为什么常见的 SmartNIC 无法跟上数据中心的发展。
P4改变了网络格局,因为它允许表达自定义数据包处理。近年来,有几篇著作将P4程序映射到FPGA。但是,这些工作大部分都集中在实现数据包解析器或match action阶段。迄今为止,尚未有报道提出关于FPGA的通用数据包逆解析的原理。推荐一篇2021年FPGA顶会会议论文,介绍基于FPGA开源200Gbps数据包逆解析器的设计与实现。
ZC706中,MAC 控制器与 PHY 通过 RGMII(Reduced Gigabit Media Independent Interface)接口进行连接,实现千兆网。
该演示展示了测试芯片收发器的基本工作情况,用一款 GUI 显示线路速率、均衡值和误码率(显示的性能比适用规范的要求高出几个数量级)。有了基于 ADC 的高级接收器和在 DSP 中实现的 DFE/FFE,该测试芯片和 GTM 收发器可支持各种协议,从超低损耗 OIF-CEI-112G-XSR 到诸如 100GBase-CR4 等高损耗线缆互连,不一而足。
在Vivado使用过程中,会碰到如下情况:设计代码已经编写完成,且仿真、综合或实现中的某一步骤已经通过,不需要再修改。此时可能需要添加一些注释代码,或者调整代码的格式,而任何修改都会导致状态更改为“Out of date”,提示用户更新设计。如何才能在不重新运行综合或实现的情况下解决这个问题?
SmartLynq +模块与 Versal ACAP 完美组合,可实现最佳生产力。本视频演示了通过高速调试端口(HSDP) 进行 Linux 下载有多快,并演示了 SmartLynq+ 模块提供的其他功能。
由 Ubuntu 16.04 机器上不兼容 GTK 版本导致的 Eclipse GUI 问题
低密度奇偶校验(LDPC)软IP内核支持LDPC解码和编码。所使用的LDPC码是高度可配置的,并且所使用的特定代码可以在逐个码字的基础上指定。
针对异步复位、同步释放,一直没搞明白在使用同步化以后的复位信号时,到底是使用同步复位还是异步复位?比如针对输入的异步复位信号rst,使用本地时钟clk将其同步化以后得到一个新的复位信号sys_rst,当使用sys_rst时,是将sys_rst作为同步复位信号还是异步复位信号?