Arm 发行的白皮书 "Cache Speculation Side-channels"用于发现 "Spectre" 辅助通道。 白皮书指出，DSB SYS 和 ISB 的组合可防止随后的猜测。但是，对于在 DSB SYS + ISB 之后执行页面转换的单次加载、存储或其他内存操作，可推测在 DSB SYS + ISB 完成之前的初始查找中是否发生了 TLB 错误，并填充新的 TLB 条目。
本视频重点介绍了 Vitis™ 高层次综合工具的主要功能。
对于GP接口（general purpose）通用目的接口，有四个接口（两个从端口，两个主端口）。GP接口直接连接到的是中央互联区（central interconnect），然后由中央互联区再连接到OCM interconnect和存储器接口上。对于GP接口，通常使用他进行控制配置。
MPSoC的DDR控制器的数据通道上集成了 AXI performance monitors (APM)。具体情况，可以参考Xilinx UG1085 (v2.2)中Chapter 15的“Figure 15‐1: PS Interconnect”或者Figure 17-1。
使用 Vivado IP integrator，在 RF Data Converter IP 中为 Zynq™UltraScale +™RFSoC 配置 ADC 的步骤。
很多 FPGA 也是基于 SRAM 架构的，下载程序后运行，而断电后再次上电，需要重新下载程序。由此引出所谓的“固化”，即将程序下载到 EEPROM、Flash 等非易失性器件中，每次上电后从 EEPROM 或者 Flash 中加载对 FPGA 的配置（bitstream），比如 Xilinx FPGA 常用 QSPI Flash、SD 卡等方式。
FPGA在通信、工业、汽车、物联网以及医疗电子、消费电子领域正发挥越来越大的作用，伴随FPGA的应用深入，FPGA厂商高歌猛进，在2020年均获得了快速发展！继成功举办两届FPGA应用创新论坛之后，电子创新网和ELEXCON深圳国际电子展暨嵌入式系统展主办方博闻创意会展（深圳）有限公司将FPGA应用创新论坛升级为FPGA生态峰会（FES2021），为FPGA生态建设助力！
目前，5G、人工智能、自动驾驶、大数据、智能应用如火如荼，这些应用都和FPGA相关，FPGA生态峰会将围绕FPGA应用，吸引FPGA生态伙伴加入，从FPGA器件、FPGA应用、生态建设多角度推动FPGA产业发展。
本次峰会为期半天，智多晶、瑞苏盈科、易灵思、京微齐力、牛芯半导体等一批FPGA领域新锐集体亮相并演讲
有时我们需要为官方 IP 或者自己创建的 IP 生成 kernel module，然后在 linux kernel space 里使用 kernel module 来控制这个 IP。如果要使用 IP 中断，我们需要在 kernel module 代码里获取设备中断并建立中断服务程序。
本次演示的重点是 Xilinx 余弦相似度库，主要展示如何构建一款由 Xilinx Alveo U50 加速卡提供支持的推荐引擎。在本次网络研讨会结束后，您将能够设置和使用该加速器库，可将其集成到 Tigergraph 企业图形数据库中，也可使用独立 API 和 Jupyter 笔记本。
每个 RPU 处理器都有 1 个 DBGDRAR 寄存器，其中包含 CoreSight 根 ROM 表的地址。但读取此寄存器时会返回错误的地址 0xfe800003。正确的返回地址应为 0xf0800003。尝试访问包含错误地址的 CoreSight 根 ROM 表将导致 RPU 处理器发生软件异常。