ZYNQ中DMA与AXI4总线-DMA简介
judy 在 周二, 09/22/2020 - 09:35 提交
在ZYNQ中，支持AXI-Lite，AXI4和AXI-Stream三种总线，但PS与PL之间的接口却只支持前两种，AXI-Stream只能在PL中实现，不能直接和PS相连，必须通过AXI-Lite或AXI4转接。PS与PL之间的物理接口有9个，包括4个AXI-GP接口和4个AXI-HP接口、1个AXI-ACP接口
All node
Virtex7 Microblaze下DDR3测试
judy 在 周一, 09/21/2020 - 16:53 提交
这篇文章我们讲一下Virtex7上DDR3的测试例程，Vivado也提供了一个DDR的example，但却是纯Verilog代码，比较复杂，这里我们把DDR3的MIG的IP Core挂在Microblaze下，用很简单的程序就可以进行DDR3的测试。
【周末创客】Flower5-花朵识别装置
judy 在 周一, 09/21/2020 - 10:16 提交
本设计使用Ultra96开发板，使用InceptionV3网络，以及Vitis-AI的量化编译工具链，制作了一个五花分类装置。利用Xilinx的DPU（Deep learning Processing Unit）IP，Vitis-AI工具链，快速的在FPGA上部署深度学习网络。
V-Nova LCEVC 视频编码技术解决方案
judy 在 周一, 09/21/2020 - 09:47 提交
V-Nova LCEVC 是一项独特的视频编码技术，可显著提高任何标准编码器的质量和吞吐量。与 Xilinx FPGA 结合使用时，PERSEUS 可提供市场上密度最高的编码解决方案
安富利推出96Boards ON Semiconductor双摄像头夹层卡 加快原型创建
judy 在 周一, 09/21/2020 - 09:25 提交
安富利日前推出了96Boards ON Semiconductor双摄像头夹层卡开发和原型创建平台。该平台适用于与双摄像头模块搭配使用的AP1302图像处理器，能够帮助设计和系统工程师利用行业标准技术创建经济、高效的嵌入式视觉应用。
【视频】Xilinx 4x100G FlexE 和 400GbE 连接以太网联盟和 OIF 实现互操作
judy 在 周五, 09/18/2020 - 09:38 提交
观看 Xilinx 技术的现场演示，了解如何使用四个绑定的 100 GbE 接口在 Flex 以太网 (FlexE) 网络上桥接两个 400 千兆位以太网 (400GbE) 网络。
【干货分享】 PetaLinux工程出现大量Taskhash mismatch错误的原因
judy 在 周五, 09/18/2020 - 09:33 提交
有工程师反映，在编译PetaLinux工程时，出现大量Taskhash mismatch错误。工程还没有编译完成，检查build.log，已经出现超过200个的Taskhash mismatch错误
Sentry ND 网络防御：实时无监督机器学习解决方案
judy 在 周五, 09/18/2020 - 09:18 提交
凭借 Xilinx® Alveo™ 的联网和计算加速，实现基于无监督机器学习的网络防御。
滴！Vitis RTL内核集成教程更新
judy 在 周四, 09/17/2020 - 13:35 提交
Vitis统一软件平台可以在包括FPGA、SoC和Versal ACAP在内的异构Xilinx平台上开发嵌入式软件和加速应用程序。它为加速边缘计算、云计算和混合计算应用程序提供了统一的编程模型。
【下载】ZCU1275特性板用户指南
judy 在 周四, 09/17/2020 - 13:20 提交
Zynq® UltraScale+™ RFSoC ZCU1275 特性描述套件提供您对集成型 ADC 和 DAC 以及 Zynq UltraScale+ XCZU29DR-2FFVF1760E RFSoC 上提供的 GTY 和 GTR 收发器进行特性描述和评估时所需的一切。