【干货分享】Xilinx MPSoC PS/PL之间的数据交互和外设设计
judy 在 周一, 09/14/2020 - 15:54 提交
MPSoC是Xilinx基于16nm工艺推出的异构计算平台，由于灵活、稳定，在业界得到了广泛的使用。异构计算是一个比较新的领域，需要协调硬件设计、逻辑设计、软件设计，对工程师的要求很高。实际设计过程中，很多工程师对实现PS/PL之间的数据交互感到头疼。本文将介绍主要的PS/PL之间的数据交互办法。
All node
带 ToE 引擎的 SSL/TLS解决方案
judy 在 周一, 09/14/2020 - 14:43 提交
安全套接字层 (SSL) 或传输层安全 (TLS) 在 Xilinx® Alveo™ 卡上提供完整的 TCP 卸载引擎 (ToE)， 是提高系统级性能的理想选择，因为它提供 TCP 和加密工作的完全卸载。
当PYNQ遇上ROS - 完整的机器人实践
judy 在 周一, 09/14/2020 - 09:40 提交
PYNQ作为一套开源框架，其一大优势是软件框架的兼容性，正如PPT中介绍的，基于PYNQ框架，我们不仅可以接入常用的Numpy, Pandas等，也可以接入机器人操作系统ROS。
glitch-free clock switching circuit
judy 在 周一, 09/14/2020 - 09:31 提交
glitch：毛刺，glitch-free clock switching circuit：无毛刺时钟切换电路，今天讨论的主题就是如何实现时钟的无毛刺切换，本文将从有毛刺的时钟切换电路、无毛刺的源同步时钟切换电路、无毛刺的异步时钟切换电路三方面展开
风险控制市场和交易加速解决方案
judy 在 周五, 09/11/2020 - 14:18 提交
Xilinx Alveo 卡为金融证券和期货交易系统定制的快速风险控制解决方案。
【下载】基于PS和PL的以太网性能的LightWeight IP Stack应用说明
judy 在 周五, 09/11/2020 - 10:13 提交
本文提供了使用lwIP库为基于Zynq® UltraScale+™器件的嵌入式系统增加网络功能的设计。
【视频】可编程器件在下一代安全设备和防火墙中的重要性
judy 在 周五, 09/11/2020 - 09:58 提交
随着基于云的网络的增加，大量数据流入和流出企业网络，企业网络中的流量也呈指数增长。下一代防火墙安全设备需要具有高处理能力的高级安全方案和威胁防御措施，以及恶意软件检测功能。
【分享】增加UBoot的malloc分配的内存大小
judy 在 周五, 09/11/2020 - 09:51 提交
UBoot作为boot loader，默认留给malloc分配的内存的大小有限。这个大小由宏TOTAL_MALLOC_LEN定义。它在include\Common.h文件里，从宏CONFIG_SYS_MALLOC_LEN派生出来
开发者分享 | Vitis HLS 中的 AXI4-Lite 简介-上
judy 在 周四, 09/10/2020 - 14:37 提交
您是否想创建自己带有 AXI4-Lite 接口的 IP 却感觉无从着手？本文将为您讲解有关如何在 Vitis HLS 中使用 C 语言代码创建 AXI4-Lite 接口的基础知识。
加速自动驾驶：V2X（车联万物）的技术痛点及解决方案
judy 在 周四, 09/10/2020 - 10:51 提交
9月17日10:00 – 11:00，赛灵思将携手雪湖科技共同举办在线直播会议，为大家带来基于赛灵思器件的车路协同方案。