【直播回放】如何使用PowerVR Toolkit加速您的应用程序？
移动设备上的图形应用越来越复杂和耗电，带来了广泛的挑战。能够使用工具来识别和修复这些问题可以节省开发人员大量的时间和精力。本次网络直播课介绍了在PowerVR上调试、分析和优化图形应用程序的过程。
All node
紫光同创PGL22G开发平台试用申请表
由紫光同创与芯驿电子（ALINX）联合开发的PGL22G开发平台采用核心板加扩展板的模式，方便用户对核心板的二次开发利用。在底板设计上设计了丰富的外围接口，比如千兆以太网接口， HDMI输出接口，USB2.0通信接口，Uart通信接口，SD卡接口，RTC电路等等。满足用户各种高速数据传输，视频图像处理和工业控制的要求，是一款"全能级“的FPGA开发平台。为高速视频传输，网络和USB通信及数据处理的前期验证和后期应用提供了可能。这样的一款产品非常适合从事FPGA开发的学生、工程师等群体。
【视频】Vitis AI 的深度探讨
judy 在 周五, 08/07/2020 - 15:08 提交
通过本次网络研讨会，了解如何使用 Vitis AI 部署和运行您针对 Xilinx 嵌入式 SoC 和 Alveo 加速平台预先训练好的 DNN 模型。然后开始使用 Vitis AI 在板上运行示例。
Vitis HLS 移植指南
judy 在 周五, 08/07/2020 - 10:56 提交
本文描述如何从 Vivado® 高层次综合移植到 Vitis™ 高层次综合。
开发者分享 | 如何动态更改 UltraScale/UltraScale+ GTH/GTY 线速率
judy 在 周五, 08/07/2020 - 09:44 提交
本篇博文主要讲解了动态更改 UltraScale/UltraScale+ GTH/GTY 收发器线速率设置的方法。
1000人+100小时+10位讲师+1个目标=FPGA的夏天
judy 在 周五, 08/07/2020 - 09:19 提交
本次由信息技术新工科联盟主办，Xilinx、东南大学，西南交大联合承办的暑期学校已经在8月3日落下帷幕。从7月20日到8月3日这十五天间，超过1200名学员在全世界各地通过互联网参与了这一次暑期学校，累计了100小时的实践，超过10位讲师的精彩分享。
手把手教你设计一个属于自己的AXI接口IP
judy 在 周四, 08/06/2020 - 15:59 提交
在FPGA程序设计的很多情形都会使用到AXI接口总线，以PCIe的XDMA应用为例，XDMA有两个AXI接口，分别是AXI4 Master类型接口和AXI-Lite Master类型接口，可通过M_AXI接口对数据进行读取操作，此时设计一个基于AXI-Slave接口的IP进行数据传输操作就非常的方便
【分享】在PL设计中使用MPSoC EMIO GPIO，并使用脚本设置MPSoC EMIO GPIO
judy 在 周四, 08/06/2020 - 11:15 提交
MPSoC 为PL提供了96个GPIO，通过EMIO管脚链接到PL。普通PL设计，一般只会用到几个GPIO管脚。可以使用Vivado IPI中的Slice IP， 从其中分出指定数量的管脚。
Vitis AI1.1 系列教程1 - 软件安装
joycha 在 周四, 08/06/2020 - 09:56 提交
Vitis AI1.1 系列教程
Python 初学者进阶的九大技能
judy 在 周四, 08/06/2020 - 09:39 提交
Python是一种很棒的语言，语法简单，无需在代码中搜索分号。对于初学者来说，Python是入门最简单的语言之一。Python有大量的库支持，你还可以安装其他库来增加自己的编程经验。学了一阵子之后，你可能会觉得：为如此简单的操作写大量的代码有些令人困惑。