周末创客| 与DPU-PYNQ玩石头剪刀布
judy 在 周一, 08/03/2020 - 09:53 提交
本案例主要基于DPU-PYNQ来实现一个常见的手势识别--石头剪刀布，目的是让大家了解如何使用DPU开发深度学习应用的整个流程。本案例分为三个部分：分别是PC模型训练、VitisAI模型编译、Edge模型部署三个部分。
All node
B 站云结业：Xilinx暑期学校优秀作品与实习生招聘
judy 在 周一, 08/03/2020 - 09:33 提交
为期一个月的Xilinx OPEN 暑期学校即将进入尾声。8月3日 | 20:00 – 21:00 我们诚邀您参加我们的 “B 站云结业” 在线直播活动。在本次直播中我们将展示来自学员的十大优秀作品，并且，您的投票将直接决定十大优秀作品的排名！！B站云结业，我们期待您的那一票。
Xilinx 完全集成的解决方案：探索火车和铁路的未来
judy 在 周五, 07/31/2020 - 14:34 提交
在列车及地面道旁设备上的智能性，可实现快速、安全、可靠、舒适的旅行。控制门、照明、摄像头、空调、制动器、卫生间以及显示器等需要在计算性能、实时性能和可靠性之间达到最佳平衡。 灵活地将人工智能和传感器结合到机舱内部和周围的处理工艺中，为乘客提供更舒适的环境。
【开发者分享】 利用 RQA 和 RQS 实现设计收敛
judy 在 周五, 07/31/2020 - 10:37 提交
通过之前的博文，我们已经学会了如何使用 Report QoR Assessment (RQA) 和 Report QoR Suggestions (RQS) 来改进总体设计分析以及设计的时序收敛体验。本篇博文将通过一个具体设计示例来演示如何在实现流程中将 RQA 与 RQS 结合使用。
手把手教学如何报名Xilinx自适应计算挑战赛
judy 在 周五, 07/31/2020 - 09:49 提交
首届赛灵思自适应计算挑战赛（Xilinx Adaptive Computing Challenge）继续火热报名中！为了帮助国内开发者更好更快地报名成功，Xilinx技术社区帮您简化流程，手把手教您如何报名开发者比赛，赢万元大奖！
FPGA与LVDS信号兼容性分析方法
judy 在 周五, 07/31/2020 - 09:33 提交
很多工程师在使用Xilinx开发板时都注意到了一个问题，就是开发板中将LVDS的时钟输入（1.8V电平）连接到了VCCO=2.5V或者3.3V的Bank上，于是产生了关于FPGA引脚与LVDS（以及LVDS-33，LVDS-25）信号相连时兼容性的问题，该专题就解决一下这类问题。
性能、价格、功耗的“三体问题”新解：Xilinx KU19P
judy 在 周四, 07/30/2020 - 14:11 提交
随着新一代网络被部署用来支持日益多样化的高带宽应用组合，网络供应商和数据中心运营商需要快速扩展数据包处理能力，同时最大限度地降低资本支出/运营成本，并保持灵活性，从而适应未来的连接标准。为满足未来的不同需求，赛灵思推出了Kintex UltraScale+ KU19P FPGA。
冯诺依曼架构不合适了？Bittware 与 Xilinx 共推全新计算存储处理器
judy 在 周四, 07/30/2020 - 10:19 提交
随着在数据驻留位置附近对数据进行处理的性能优势得到充分体现，计算存储持续受到广泛关注。行业的发展势头正在形成，存储网络工业协会 (SNIA) 等组织正在通过计算、存储器和存计划帮助定义计算存储的方式、内容、位置和原因。SNIA 帮助确定的计算存储类型之一是计算存储处理器 (CSP)
Xilinx 乘风，Vitis AI 破浪，好事成双
judy 在 周四, 07/30/2020 - 10:06 提交
随着 AI 模型所需算力发生数量级增长， AI 推断对于硬件的需求大大增加。而摩尔定律的日渐式微，让架构创新成为希望之星。只有特定领域架构（DSA）才能确保硬件可以跟上不断增长的 AI 推断需求——DSA代表着未来计算，即为“每种类型的工作负载”定制自适应硬件，以实现最高的运行效率
Xilinx 宣布加入 Open RAN 政策联盟，推动开放式 5G 网络部署
judy 在 周四, 07/30/2020 - 09:57 提交
赛灵思今日宣布加入 Open RAN 政策联盟，致力于为Open RAN 5G 技术的开发和部署提供有力支持。Open RAN 政策联盟的成员提倡将 Open RAN 作为首选解决方案，提高多厂商生态系统的互操作性和安全性。