FPGA图像处理（7）常用算法：解 Bayer 格式
demi 在 周二, 12/17/2019 - 16:33 提交
Bayer 格式指的是大多数彩色图像传感器在每个像素点位置只感应 RGB 三通道中一个通道的颜色，用于节约制造成本。而且由于人眼对绿色较为敏感，50% 的像素点感应 G，25% 的像素点感应 R，25% 的像素点感应 B。
All node
AXI总线简介（一）
demi 在 周二, 12/17/2019 - 15:13 提交
AXI4.0-lite是AXI的简化版本，ACE4.0 是AXI缓存一致性扩展接口，AXI4.0-stream是ARM公司和Xilinx公司一起提出，主要用在FPGA进行以数据为主导的大量数据的传输应用。
verilog学习之常用语法之状态机
demi 在 周二, 12/17/2019 - 14:02 提交
状态机是许多数字系统的核心部件，是一类重要的时序逻辑电路。通常包括三个部分：一是下一个状态的逻辑电路，二是存储状态机当前状态的时序逻辑电路，三是输出组合逻辑电路。
从边缘到云端，从视频监控系统入手全方位升级智慧城市
demi 在 周二, 12/17/2019 - 09:39 提交
智慧城市将技术与基础设施汇集在一起，通过更高的安全性和效率来改善市民的生活。然而，大城市地区人口不断增加，加剧了城市在基础设施和保障市民安全方面面临多种挑战。再加上城市化人口流动性增强，长途远行逐渐成为家常便饭，我们显然需要更多的解决方案来改善现状。
PCIE原理：PCIE链路训练、枚举扫描、配置BAR空间
demi 在 周一, 12/16/2019 - 16:46 提交
PCIE 链路训练、枚举扫描、配置BAR的顺序？上电复位后，首先进行链路训练，之后进行枚举扫描、最后进行基地址寄存器BAR的配置。完成基地址配置后，就可以通过memory TLP读写进行寄存器的访问了。
【下载】Zynq UltraScale + MPSoC软件开发人员指南
demi 在 周一, 12/16/2019 - 15:42 提交
本文档提供了为Xilinx®Zynq®UltraScale +™MPSoC器件设计和开发系统软件和应用程序所需的以软件为中心的信息。
FPGA系列之“速度等级”
demi 在 周一, 12/16/2019 - 15:14 提交
本文主要介绍FPGA选型时的速度等级这个参数。大家在进行FPGA选型时都会看见一个参数：Speed Grade，这就是芯片的速度等级。
FPGA时序约束理论篇之时序路径与时序模型
demi 在 周一, 12/16/2019 - 11:45 提交
典型的时序模型如下图所示，一个完整的时序路径包括源时钟路径、数据路径和目的时钟路径，也可以表示为触发器+组合逻辑+触发器的模型。
verilog语法—— generate
demi 在 周五, 12/13/2019 - 16:44 提交
generate语句能够生成有规律的代码，较少语句数量，提高效率。