学会Zynq（14）UDP发送Hello World
judy 在 周五, 07/19/2019 - 09:54 提交
本系列前面几篇介绍了lwIP的相关知识和官方给出的应用实例。从本文开始将进入“实操”阶段，详细介绍Zynq如何使用UDP和TCP两种协议进行通信。建议阅读本文前先了解lwIP相关知识，重复的内容在本文只会简单讲述。
All node
24 个让 Python 加速的好方法
judy 在 周五, 07/19/2019 - 09:22 提交
24 个让 Python 加速的好方法
你想成为Xilinx 超级用户吗？招募行动正式启动！
judy 在 周四, 07/18/2019 - 09:41 提交
成为赛灵思超级用户，拥有以下福利，你心动了吗？
基于 Xilinx 的大规模 MIMO 方案和 5G 小蜂窝基站部署
judy 在 周四, 07/18/2019 - 09:25 提交
RFDSP CEO（创意信息首席科学家）梁平院士将向大家介绍他们对于 O-RAN 的理解，以及他们所带来的诸多 5G 产品。包括 64T/64R 大规模 MIMO 平台，基于无线电前馈模块的 4D/4R 解决方案等等
带你踏上FPGA & 图像处理之路
judy 在 周四, 07/18/2019 - 09:00 提交
图像处理简而言之就是对图像进行操作从而得到自己想要的结果，它是一个非常广义的概念，包含图像增强、图像复原、图像重建、图像分析、模式识别、计算机视觉等N多个应用方向。这些应用技术有许多在本质上是相通的，但是不同应用领域的关注点往往是不同的
Xilinx DPU 让 Advantech VEGA-550 变得更智能
judy 在 周四, 07/18/2019 - 08:52 提交
Advantech 在 AI 、IoT 智能系统与嵌入式平台领域居于全球领先地位。他们正在开发新系列的 IoT、大数据和人工智能软硬件产品。他们的边缘智能 WISE-PaaS 核采用赛灵思技术开发，是他们的产品核心。最近，Advantech 成功地将赛灵思 DPU 部署到其采用四个 ZU7EV 器件的定制板 VEGA-550 上
Xilinx AI 速递六月刊：示例设计，工具，参考资料
judy 在 周四, 07/18/2019 - 08:44 提交
赛灵思为 AI 应用提供了全面的硬件和软件支持，关注赛灵思微信，每个月您都能收到我们在 AI 相关领域的最新动向和资料更新，从设计范例，IP和工具，实例演示，到 技术文档等内容的更新，不一而足，干货满满。
【视频】拆箱 Spartan-7 SP701 FPGA 评估套件
judy 在 周三, 07/17/2019 - 10:34 提交
观看视频，了解传感器融合之王 SP701 评估套件可以实现哪些功能。
聊一聊Linux下如何调用Vivado SDK的gnu交叉编译工具链
judy 在 周三, 07/17/2019 - 09:17 提交
前几天聊天聊到在Linux系统下调用SDK的gnu交叉编译工具链的问题，Panda同学是这么做的，简单写几句分享一下。按照正常套路，我们会专门下载第三方交叉编译工具链进行Xilinx器件的Linux开发
Verilog代码转VHDL代码经验总结
judy 在 周三, 07/17/2019 - 09:02 提交
Verilog语言和VHDL语言是两种不同的硬件描述语言，但并非所有人都同时精通两种语言，所以在某些时候，需要把Verilog代码转换为VHDL代码。本文以通用的XHDL工具为例对Verilog转换到VHDL过程中存在的问题进行了总结