MPSoC Secure Boot 安全启动加量不加价
judy 在 周二, 04/09/2019 - 14:45 提交
在我之前接触的客户中，也只有少量公司在使用 Xilinx FPGA 和 SoC 芯片所提供的安全功能。其他的情况，可能是有物理环境能保证产品不被别人接触到；但更多可能是工程师觉得安全功能不是必须的，或者使用安全功能太复杂。攥写本文，我希望能让大家看到：
All node
FPGA——上电自复位方式（非常简单）
judy 在 周二, 04/09/2019 - 13:54 提交
上电自复位对FPGA的稳定性及其重要，因为对于某些设计，上电之后需要进行一些状态寄存器的初始化，或者系统自己初始化都需要一个复位信号。在这里我就介绍一个比较好用的方法，大家一起学习一下
PetaLinux安装
judy 在 周二, 04/09/2019 - 09:45 提交
作者：OpenSLee，来源：FPGA开源工作室
【视频采访】工业4.0时代如何体现智慧与自适应？
judy 在 周二, 04/09/2019 - 09:27 提交
工业对安全、可靠性、低延时要求比较高。赛灵思预见到了工业4.0的发展趋势，在2018年研发了面向下一代的工业互联的解决方案，就是满足TSN（时间敏感网络）的特点。同时，我们基于这些应用协议加附属通信标准，OPC UA TSN将成为统一的工业物联网通信标准
【赛灵思技术日演讲PPT下载】：Xilinx Alveo 数据中心智能网卡自适应加速解决方案
judy 在 周一, 04/08/2019 - 15:28 提交
Xilinx 数据中心架构师孙智溢在赛灵思技术日上分享《Xilinx Alveo 数据中心智能网卡自适应加速解决方案》
智能制造，需要什么样的工业之“眼”？
judy 在 周一, 04/08/2019 - 14:59 提交
工业4.0让我们曾经熟悉的工厂、车间成了新技术的试验场，但凡是能够推动制造数据化和智能化、提升生产效率的技术和方案，都希望有机会在工业领域一展身手。机器视觉当然也是其中之一。应用在工业领域的机器视觉，也被简称为“工业视觉”
Vivado使用技巧（32）：IO延迟的约束方法
judy 在 周一, 04/08/2019 - 10:36 提交
上一篇讲述了对时钟的约束方法，时钟不仅对设计很重要，约束情况也很多、很复杂，需要一定的经验。本文将讲述另一种重要的约束：I/O延迟，但与时钟约束相比就简单的多，本文篇幅也相对较少。
视频系列 24：在三重缓存模式下使用 AXI VD
judy 在 周一, 04/08/2019 - 09:51 提交
在本系列视频中，我们将了解如何将三重缓存模式下设置的 AXI VDMA IP 集成到 Vivado 设计的视频流水中。该设计将针对使用 PS DDR 的 Zynq®-7000 SoC ZC702 评估套件来进行设计。
【视频】AIRRAYS 海量 MIMO 天线参考设计基于 Zynq®UltraScale +™RFSoC
judy 在 周一, 04/08/2019 - 09:27 提交
AIRRAYS 在MWC 2019 展示基于 Zynq®UltraScale +™RFSoC 的海量 MIMO 天线参考设计。
澎湃算力-Xilinx 助力华为全新 FusionServer Pro 智能服务器实现“芯片级”起跳
judy 在 周四, 04/04/2019 - 15:46 提交
最新发布的 FusionServer Pro 智能服务器引入了智能加速引擎，实现计算、存储和网络协议的智能卸载和提升，可以有效地提升业务体验，降低运营成本，提升投资回报。华为基于赛灵思 FPGA 高性能芯片的 FX600/FX300 加速卡，是 FusionServer Pro 智能服务器加速部件的重要组成部分