5分钟了解FPGA之Xilinx 7系列
judy 在 周五, 04/19/2019 - 14:24 提交
xilinx7系列FPGA主要包括：Spartan®-7、Artix®-7、Kintex®-7、Virtex®-7。其性能/密度/价格也随着系列的不同而提升。Spartan7系列是7系列中的屌丝青年，拥有最低的价格、最低的功耗、最小的尺寸以及最低的设计难度，一些低端应用中极为合适。
All node
从零开始用 Python 构建循环神经网络
judy 在 周五, 04/19/2019 - 09:42 提交
在这篇文章中，我们首先对一个典型的循环神经网络模型的核心部分进行快速浏览。然后我们将设置问题陈述，最后我们将从零开始用Python构建一个循环神经网络模型解决这些问题陈述。
【视频教程】将 System Generator DSP 版用于 RFSoC
judy 在 周五, 04/19/2019 - 09:08 提交
观看本视频，了解和学习 Vivado System Generator for DSP 2018.3 版本中全新的超级采样率模块集（SSR）。它提供了与 Matlab 和 Simulink 集成的设计流程，以加速 Zynq UltraScale+ RFSoC 器件上高速 DSP 应用的设计和实现。
让 “芝麻开门” 落地，Xilinx 给出加速应对策略
judy 在 周四, 04/18/2019 - 17:35 提交
近日，在第八届EEVIA年度中国ICT媒体论坛暨2019产业和技术展望研讨会上，赛灵思人工智能市场总监刘竞秀在现场为大家带来了“FPGA — 人工智能计算的加速引擎”的主题演讲，作为拥有中国/美国/欧盟/日本/韩国共45项专利申请的业界大咖，他精彩解读了当前人工智能落地的主要障碍，并给出了赛灵思的破解“方法论”
【视频教程】：Model Composer 2018.3 新功能
judy 在 周四, 04/18/2019 - 15:04 提交
观看本视频，了解赛灵思 Model Composer 2018.3 版本中的重要更新。Model Composer 是一个利用 Vivado 高层次综合技术的 MathWorks Simulink 附加工具。视频将介绍包括控制设计吞吐量、在仿真过程中调试导入的 C/C++ 函数、以及如何使用自带的入门示例等内容。
【免费在线培训】 基于Zynq全面可编程SoC架构介绍
judy 在 周四, 04/18/2019 - 14:58 提交
Xilinx Zynq SoC提供了一个新的系统设计能力。本课程给经验丰富的系统架构师提供了如何在一颗芯片中架构一个Zynq SoC系统。主要介绍ARM® Cortex™-A9 processor-based处理系统和集成的可编程逻辑资源，可供系统设计师成功而有效的利用
增量编译（Incremental Compile）提高Vivado编译效率
judy 在 周四, 04/18/2019 - 14:23 提交
Vivado® Design Suite 提供两种方法可加速产品上市进程，提高工作效率。可构建 Vivado 布局布线。在任何设计阶段处理任何类型的 ECO 问题，并可加快运行时间，确保时序收敛进程。
【邀请函】： Xilinx 人工智能专家@上海上交会
judy 在 周四, 04/18/2019 - 09:17 提交
自适应和智能计算领域领导企业赛灵思公司（Xilinx）， 将作为科技部特邀参展企业 ，携三大人工智能解决方案布展第七届中国（上海）国际技术进出口交易会。届时，赛灵思人工智能专家将提供现场演示。欢迎所有希望借助赛灵思灵活应变的平台解决方案加速实现创新应用的小伙伴们现场交流
【视频】面向 100G 以太网和 OTN 网络的 NetQuest OMX3200 高级包处理系统
judy 在 周三, 04/17/2019 - 17:24 提交
NetQuest 是一家为实现网络监控提供网络监控和接入产品的知名供应商，在其优化的数太比特 OMX3200 系统中使用 Xilinx FPGA 进行 100G 网络包处理。OMX3200 可配置多达 4 个模块，每个模块都有自己的海量 FPGA
【干货分享】编写可综合的FPGA代码经验总结（二）
judy 在 周三, 04/17/2019 - 17:22 提交
作者：张浩 ，来源：FPGA技术联盟
10. case，casez，casex语句
Verilog定义了case，casez和casex语句，用于做多种情况下的选择语句。
reg [1:0] sel;
reg [2:0] result;