All node

【视频】ZF ProAI 带来的 L4 级自动驾驶体验

judy 在 周五, 02/15/2019 - 17:13 提交

本视频演示了运行在赛灵思 Zynq UltraScale+ MPSoC ZU11 性能板上的 ZF ProAI Gen3 平台。该平台是 ZF （采埃孚公司）与赛灵思联合开发。赛灵思处理器为 ZF 平台带来了低延迟、高性能的 AI 计算

关于Vivado2017.4的IFFT的IP核仿真总结【转载】

匿名 在 周五, 02/15/2019 - 11:51 提交

要做无线通信，必定会接触到傅里叶变换，要做傅里叶变换肯定会接触到IFFT变换，它将傅里叶变换的乘法和加法次数极大的缩减，而且在xilinx的IP中有关于IFFT的核，直接调用它可以缩短开发流程。下面开始讲解vivado关于IFFT的IP核运用步骤：

Xilinx ZYNQ UltraScale+系列连载[第二篇]器件概览

judy 在 周五, 02/15/2019 - 10:37 提交

Zynq UltraScale+MPSoC系列器件共有四个大的系列，分别是CG系列、EG系列和EV系列，其中EG系列和EV系列提供汽车级和军品级器件。相较与上一代ZYNQ-7000产品，器件性能优越性主要体现在：

【XDF资料下载】面向实时应用、基于 FPGA 的 AI Power 视频转码

judy 在 周五, 02/15/2019 - 09:54 提交

面向实时应用、基于 FPGA 的 AI Power 视频转码

System Generator从入门到放弃(八)-使用多时钟域实现多速率系统设计

judy 在 周五, 02/15/2019 - 09:13 提交

多速率的概念是相对于单速率（Single Rate）信号处理而言的。单速率是指整个信号处理流程中只有一种数据速率；多速率是指系统中存在多个数据速率。使用多速率信号处理可以节省存储空间、减少通信数据量、减少运算量、减轻设计难度

Xilinx看好四大机会，股价两日狂飙24%

judy 在 周四, 02/14/2019 - 14:01 提交

今年初，当全世界IC设计公司业绩疲弱不振时，赛灵思交出了1张令人惊艳的成绩单。1月23日，赛灵思召开2019年会计年度第3季（2018年10月到12月）法说会，这1季，赛灵思单季营收首度跃上8亿美元，营收创历史新高，较前1年同期大增34%。净利也达到2亿3900万美元，较前1季提升

Xilinx ZYNQ UltraScale+系列连载之写在前面

judy 在 周四, 02/14/2019 - 10:56 提交

FPGA 是可编程芯片，因此FPGA 的设计方法包括硬件设计和软件设计两部分。硬件包括 FPGA 芯片电路、存储器、输入输出接口电路以及其他设备；软件即是相应的 HDL 程序以及最新非常流行的基于高层次综合的程序方法

Xilinx XSCT tcl命令行工具使用

judy 在 周四, 02/14/2019 - 10:40 提交

tcl语法

（1）if 判断，{}中的语句需要用[]括起来
if {} { 必须留在这一行
}
elseif而不是else if

（2）注释单起一行，不要在命令末尾
（3）procedure的参数用空格隔开
（4）file exists判断文件是否存在

ZynqNet解析（三）CPU端程序解析

judy 在 周四, 02/14/2019 - 10:32 提交

ZynqNet能在xilinx的FPGA上实现deep compression的网络。目的：读懂ZynqNetCPU端的代码。

Vivado使用技巧（24）：HDL/XDC中设置综合属性

judy 在 周四, 02/14/2019 - 09:23 提交

Vivado综合工具支持直接在RTL文件或XDC文件中设置综合属性。如果Vivado识别出设置的属性，会创建与之相关的逻辑电路；如果不能识别设置的属性，会将该属性和值存放在生成的网表中。因为某些属性，比如LOC约束适用于布线过程，因此必须保留该属性配置情况