【视频】Bigstream 在 XDF 硅谷 2018 展示无缝超加速
judy 在 周二, 12/25/2018 - 10:06 提交
Bigstream 在 XDF 硅谷 2018 展示无缝超加速
All node
System Generator从入门到放弃(一)-安装与使用
judy 在 周二, 12/25/2018 - 09:05 提交
System Generator是Xilinx公司进行数字信号处理开发的一种设计工具，它通过将Xilinx开发的一些模块嵌入到Simulink的库中，可以在Simulink中进行定点仿真，可以设置定点信号的类型，这样就可以比较定点仿真与浮点仿真的区别。并且可以生成HDL文件，或者网表，可以在ISE中进行调用
ZYNQ+Vivado2015.2系列（十一）BRAM的使用——PS与PL交互数据，及其与DRAM（Distributed RAM）的区别
judy 在 周一, 12/24/2018 - 15:03 提交
Block RAM是PL部分的存储器阵列，为了与DRAM（分布式RAM）区分开，所以叫块RAM。ZYNQ的每一个BRAM 36KB，7020的BRAM有140个（4.9M），7030有265个（9.3M），7045有545个（19.2M）。每一个BRAM都有两个共享数据的独立端口，当然是可以配置的，可用于片内数据缓存、FIFO缓冲
Xilinx PYNQ PS与PL的接口说明
judy 在 周一, 12/24/2018 - 13:32 提交
Zynq在PS和PL之间有9个AXI接口。 在PL方面，有4x AXI Master HP（高性能）端口，2x AXI GP（通用）端口，2x AXI Slave GP端口和1x AXI Master ACP端口。 PS中还有连接到PL的GPIO控制器
【视频】Mipsology 在 XDF 硅谷专场展示 Zebra：高性能易用深度学习计算引擎
judy 在 周一, 12/24/2018 - 11:01 提交
Mipsology 为深度学习推断开发了最先进的基于 FPGA 的计算引擎。它可以无缝地替换 GPU / CPU 来处理一般或定制的神经网络，具有极高的吞吐量、易用性和零更改性。
PCIx系列之“PCIe总线电源管理”
judy 在 周一, 12/24/2018 - 10:19 提交
本片主要介绍PCIe总线的电源管理，主要包括不同板卡的功耗、板卡的能耗等级等。
想用 FPGA 或 SoC 却不知道如何开始？从 Xilinx 开发的入门级开发平台开始吧！
judy 在 周一, 12/24/2018 - 09:17 提交
如果您有一个好创意，但却对于将要使用的软硬件知识没多少概念，怎么办？ 马上报班一项项开始学习，还是想办法找到一个简单易用并合适的工具？
初识PYNQ-Z2软硬件系统框架
judy 在 周五, 12/21/2018 - 17:22 提交
PYNQ-Z2的硬件平台以Xilinx ZYNQ SoC为核心，而Arm与FPGA的异构系统是创建高性能嵌入式系统应用的基础也是与市面上众多嵌入式平台最大的不同之处。本台有别于一般传统的ZYNQ开发平台，PYNQ-Z2支持Python 语言开发，同时也可以采用传统的Xilinx Vivado 开发工具流程平台开发嵌入式系统应用
如何使用高速数据转换器实现灵活的射频采样架构
judy 在 周五, 12/21/2018 - 17:21 提交
多年来，数字收发机被应用在多种类型的应用中，包括地面蜂窝网络、卫星通信和基于雷达的监视、地球观测和监控。它们的性能直接影响新的5G移动网络的效率和系统成本。在讨论最新一代的高速数据转换器如何实现这些优势之前，让我们先看一看两种不同的收发机系统的架构。
ZYNQ QNX开发——资源管理器对close()的处理
judy 在 周五, 12/21/2018 - 17:16 提交
在写资源管理器的时候，一般会用到处理close()来进行一些收尾工作，比如释放内存等等，查看QNX代码resmgr_io_funcs_t结构体对close()的处理有两个相关函数