【视频】Falcon Computing 公司在 XDF 硅谷推出混合云 GATK 管道的 FPGA 加速
judy 在 周二, 02/12/2019 - 16:29 提交
Falcon Computing 公司在 XDF 硅谷推出混合云 GATK 管道的 FPGA 加速
All node
如何对Zynq的外挂NAND Flash进行坏块管理？
judy 在 周二, 02/12/2019 - 13:46 提交
当Zynq外挂NAND Flash的时候，如何对MTD进行管理，尤其是坏块管理就变得很重要，最常用的当然是应用于Flash的日志型管理系统:传统的JFFS2及其升级版:UBIFS
【XDF资料下载】采用 FPGA 实现深绿 MPP：一个超动力 Greenplum 数据仓库解决方案
judy 在 周二, 02/12/2019 - 10:30 提交
采用 FPGA 实现深绿 MPP：一个超动力 Greenplum 数据仓库解决方案
关于Vivado License问题的解决
joycha 在 周二, 02/12/2019 - 10:20 提交
此文章是我在生成IP Core以后，进行网络搭建时出现的License问题的解决方案，在这里跟大家分享一下，希望对大家又所帮助。
ZynqNet解析（二）运行与调试
judy 在 周二, 02/12/2019 - 10:00 提交
背景：ZynqNet能在xilinx的FPGA上实现deep compression
目的：运行zynqNet的代码。
源码地址：https://github.com/dgschwend/zynqnet
项目程序架构，针对我们的项目，我们需要看懂相应的HLS程序和ARM端的程序。
ARM端的程序以_FIRMWARE为准；FPGA端程序以HLS为准。
1. _TRAINED_MODEL
这部分为训练好的caffe模型与预训练的权重。
2. _FIRMWARE
这部分程序针对Zynq 7Z035 ARM processor。make之后是在服务器上运行的，一次迭代需要将近3590ms
make
./test CPU|FPGA indata.bin (-quiet)
基于CAZAC序列的OFDM时频同步方案及FPGA实现
judy 在 周五, 02/01/2019 - 10:33 提交
本文提出了一种基于CAZAC序列的OFDM时频同步方案，给出了方案各部分的FPGA实现框图和硬件电路实测效果。首先利用时域同步参考符号进行分段相关得出定时估计，然后结合最大似然法进行粗小偏估计，再将同步参考符号和FFT解调变换至频域，利用两个符号中所填充的CAZAC序列的差异性完成整偏估计
MIPI系列之“C-PHY”
judy 在 周五, 02/01/2019 - 09:31 提交
本篇主要介绍物理层WG中的C-PHY。C-PHY基于3-Phase symbol编码技术，通过three-wire trios传输2.28 bits/symbol，其目标速率是2.5Gsymbols/s。C-PHY与D-PHY有许多共同点，C-PHY的绝大部分特性都是从D-PHY改编而来的。
【视频】Kintex UltraScale FPGA KCU105 评估套件内件
judy 在 周五, 02/01/2019 - 09:29 提交
欢迎了解 Virtex UltraScale FPGA VCU105 开发套件，该套件可为评估前沿 Virtex UltraScale FPGA 提供一个完美的开发环境。
FPGA基础知识（一）UG998相关硬件知识
judy 在 周五, 02/01/2019 - 09:13 提交
本文是我在学习FPGA时学到的相关知识与总结，希望可以帮助同行理解和掌握相关的FPGA知识。可以将本文档当作相应FPGA教程文档UG998的辅助文档学习。
Xilinx原版教程文档参见XilinxDocumentation navigator 中对应UG998：Introduction to FPGA Design with Vivado High-Level Synthesis
0.简介：
UG998文档主要介绍一些基础的关于FPGA和硬件设计相关的知识，例如什么是FPGA，硬件设计的基本概念，vivado软件的高层综合，以运算为中心的算法（Computation-Centric Algorithms），以控制为中心的算法（Control-CentricAlgorithms），软件验证和vivado HLS软件，多程序集成，应用的验证。用于初学者有一个初步的理念。
Chapter 1
【视频】如何优化 UltraScale 架构 DSP 模块和时钟网络的功耗
judy 在 周四, 01/31/2019 - 11:12 提交
了解 UltraScale DSP 架构，及其如何帮助减少设计功耗，以及 UltraScale 时钟架构的功耗减少功能。您还将学会估计 DSP 和时钟的功耗