PYNQ 和 ZYNQ 对比
judy 在 周四, 10/11/2018 - 10:09 提交
PYNQ = Python + ZYNQ —— ZYNQ部分功能的Python化
PYNQ
优点：
1、 Python用于ZYNQ开发，Python库和FPGA硬件库可以直接调用，极大加快开发进程、缩短开发周期、降低开发难度，更方便、快捷；
All node
一文教你搞定FPGA有符号数、无符号数难题
judy 在 周四, 10/11/2018 - 09:18 提交
在设计中，所有的算数运算符都是按照无符号数进行的。如果要完成有符号数计算，对于加、减操作通过补码处理即可用无符号加法完成。对于乘法操作，无符号数直接采用“*”运算符，有符号数运算可通过定义输出为 signed 来处理。
Vivado使用技巧（20）——Waveform功能详解
judy 在 周四, 10/11/2018 - 09:05 提交
使用波形配置文件
Vivado Simulator允许用户自定义波形显示方式，当前的显示状态称作波形配置。波形配置可以保存为WCFG文件，供以后使用。一个波形配置对应一个Wave窗口，没有保存的波形配置显示为untitled。打开仿真后，File菜单中有与波形配置相关的指令：
下一次 IT 变革：边缘计算（Edge computing）
judy 在 周三, 10/10/2018 - 17:55 提交
外媒 ZDnet 发布了此篇边缘计算领域的重要文章，详细分析了各机构不同的定义、市场状况、前景等，经编译，供各位参考。
数十亿物联网设备和5G网络这两股力量必将推动计算工作负载的部署方式发生深远而重大的变化。
【视频】Avnet 演示了使用 Zynq-7000 实现基于视觉的工业物联网应用
judy 在 周三, 10/10/2018 - 17:28 提交
Avnet 展示了一款突出的集成型工业物联网系统，该系统在 Xilinx Zynq-7000 SoC 上集成机器视觉、马达控制和近场通信 (NFC)，不仅可识别和挑选特定物品，随后还可根据用户选择将其放入正确的分配容器中。
Zynq 的64位全局定时器
judy 在 周三, 10/10/2018 - 11:27 提交
作者：leon_zeng0
Zynq 有一个64位全局定时器，我觉得有点实用价值，比如精确的实时计算，代码运行时间计算。
怎么用呢？我就google 了一下，有篇文章推荐查看2个文件。这2个文件名分别是 sleep.c, xtime_l.c。
MPSOC之7——开发流程uramdisk
judy 在 周三, 10/10/2018 - 09:23 提交
用petalinux的预编译目录里有rootfs文件，选择rootfs.tar.gz作为初始输入。
1.原始文件——>uramdisk
1.1 解压原始rootfs.tar.gz，得到若干文件
1.2 ！！！制作空ramdisk.image
Arm联手赛灵思FPGA提供免费的Cortex-M处理器，助力开发人员拓展设计边界
judy 在 周二, 10/09/2018 - 17:22 提交
新闻摘要
用FPGA对ASIC进行原型验证的过程
judy 在 周二, 10/09/2018 - 14:21 提交
鉴于芯片设计的复杂度提升， 成功设计一个芯片所牵扯的步骤与过程也愈加复杂，所需花费的资金也成倍增加，一个典型的芯片开发项目的周期和花销如下所示
移位寄存器复位与不复位的区别
judy 在 周二, 10/09/2018 - 11:21 提交
作者：胡建东，玩儿转FPGA
实现一个4bit的移位寄存器如下，不带复位
module shift_reg(
input clk,
input rst,
input din,