HDMI协议解析
judy 在 周二, 10/09/2018 - 10:10 提交
本文从软件工程师角度对HDMI spec进行解析，基于的spec版本为1.4，也是设备支持最多最成熟的版本，目前最新版本为2.0。
1 概述
All node
学会System Generator（21）——图像采集与输出（文件方法）
judy 在 周二, 10/09/2018 - 09:19 提交
本文是该系列的第21篇。前几篇介绍的音频信号处理本质上属于一维信号，直接采样与输出即可。但图像属于二维信号，如果想在Simulink中采集和输出图像，进行图像处理算法的仿真时会遇到一些问题。本文将介绍如何搭建图像的采集与输出模型。
采集图像需要解决的问题
Xilinx Ten Giga Sub System IP 使用
judy 在 周一, 10/08/2018 - 17:04 提交
IP核描述
10 Giga Ethernet Sub System , 参考文档PG157：
把WNS提升53%？使用Vivado的“Placement Seeds”
judy 在 周一, 10/08/2018 - 17:01 提交
尽管 Vivado 不支持 “placement cost tale”的功能，InTime 却有一个相似功能叫做“Placement Exploration”配方（Receipe），并且不会对性能产生任何影响。在本文中，我们将通过展示几则用户案例的结果，来了解这个布局配方的作用以及它能对您有哪些帮助。
Python开发的十个Tips，你知道几个？
judy 在 周一, 10/08/2018 - 15:02 提交
译 | 王坚 整理 | AI时间
下面是十个Python中很有用的贴士和技巧。其中一些是初学这门语言常常会犯的错误。
注意：假设我们都用的是Python 3
1. 列表推导式
你有一个list：bag = [1, 2, 3, 4, 5]
利用ZYNQ SOC快速打开算法验证通路（5）——system generator算法IP导入IP integrator
judy 在 周一, 10/08/2018 - 10:01 提交
一、前言
DVI-to-RGB(Sink)IP User Guide
judy 在 周日, 09/30/2018 - 16:59 提交
1、介绍
本用户指南介绍了Digilent DVI-to-RGB视频解码器知识产权。 该IP直接连接到Sink器件的DVI 1.0规范中定义的原始转换最小化差分信号（TMDS）时钟和数据通道输入。 它解码视频流并输出24位RGB视频数据以及从TMDS链路恢复的像素时钟和同步信号。
MPSOC之6——开发流程linux编译
judy 在 周日, 09/30/2018 - 11:38 提交
0.顶层Makefile增加交叉编译器
顶层makefile：
ARCH ?= $(SUBARCH)
CROSS_COMPILE ?= $(CONFIG_CROSS_COMPILE:"%"=%)
XDF之约 （ 1）：来自瑞士 Enclustra 公司的 Zynq UltraScale+ SOM，特别推出XDF 独家推广价！
judy 在 周日, 09/30/2018 - 11:16 提交
您想缩短您产品的上市时间和开发费用吗？请来访我们的展台看我们是如何做到的。
Vivado使用技巧（19）——使用Vivado Simulator
judy 在 周日, 09/30/2018 - 09:55 提交
Vivado Simulator基本操作
Vivado Simulator是一款硬件描述语言事件驱动的仿真器，支持功能仿真和时序仿真，支持VHDL、Verilog、SystemVerilog和混合语言仿真。点击运行仿真后，工具栏中显示了控制仿真过程的常用功能按钮：