跨时钟域(CDC)设计方法之单bit信号篇(一)
judy 在 周五, 03/25/2022 - 15:39 提交
FPGA内容的设计大都是以同步电路为基础,而同步电路的触发则需要统一时钟。时钟信号彷佛是电路的“心跳”,统一给“被管理的”触发器提供血液
FPGA内容的设计大都是以同步电路为基础,而同步电路的触发则需要统一时钟。时钟信号彷佛是电路的“心跳”,统一给“被管理的”触发器提供血液
本文介绍FPGA与X86 CPU高速通信的几种方案
基于软件仿真工具对于动辄几百万门的ASIC验证而言,几乎显得力不从心。不管是从成本还是从性能的角度来看,使用硬件仿真器或者基于FPGA的原型验证平台,几乎是验证工程师的不二法门。
量子计算是整个科学界追逐的几大热点之一,也注定是将来的国之重器。那么,身为电子信息技术的从业者,我们的学问如何与量子计算机这样的新潮靚物搭上边呢?
众所周知,中高端FPGA的电源中有两大耗电大户,VCCINT核心电压,和MGT高速收发器,实际工作电流取决于资源使用率、时钟频率、逻辑翻转率等
去年参加Xilinx技术日,知道了KV260开发套件,对它有了初步的了解,最近拿到单板,对KV260有了新的认识,跟大家分享一下。
DDR接口信号分为DDR对外接口信号、用户应用接口信号和读写控制信号。对外接口信号直接与DDR芯片连接,用户应用接口信号为DDR控制器IP输出信号
本文将把Xilinx的MIG IP核DDR3的Native接口进行二次封装,将其封装成一个类似FIFO的接口,使其应用起来更加方便简单。
Petalinux编译后,在images/linux里,既有Image,也有image.ub。image.ub已经带文件系统,可以独立启动。
在zynq7035单板创建PYNQ镜像V2.6中介绍了,如何在zynq7035单板上创建PYNQ。在开发的过程也是一次次迭代的过程,如果遇到问题,需要重新构建硬件和PYNQ,下面就介绍一下,修改硬件平台后,PYNQ的开发流程。