【视频】Sony 的 SLVS-EC 标准

judy 在周五, 09/07/2018 - 10:18 提交

了解使用面向第三代 Pregius 成像器的索尼全新 SLVS-EC 接口标准。

精彩推荐

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

长期以来，人们对用FPGA实现的创新大张旗鼓，对里面使用的FPGA保持秘而不宣。

【赛灵思Alveo大咖直播间】02——用 FPGA 玩转 Video+AI？腾讯云微瓴现身说法	IDR（智能设计运行）：基于机器学习的时序收敛助手	【视频】在 Alveo 上的 Vitis 加速开发流程（中文）
FPGA 功耗管理设计技术	【视频】高效视频处理与 AI 融合架构	Versal™ 架构如何助力启动设计（中文字幕）

最新文章