【视频】TSN（时间敏感网络）就在这里！

judy 在周五, 09/14/2018 - 09:34 提交

立即采用可随时投入使用的 SoC 解决方案以更低的 OpEx 提升生产力

精彩推荐

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

【视频】Xilinx 在两个通道上展示了具有 100G 以太网的 58G 驱动 GTM 收发器	【视频】您所不知道的 Xilinx：深耕汽车市场 20 年的故事	在 VMAccel 上进行 VMSS 2.0 演示
【视频】Vitis 为您的应用注入新的活力	FPGA 上 Once-for-All 神经网络与 AutoML 技术	【视频】利用 Xilinx Vitis 加速 AI 摄像头开发

最新文章