【XDF资料下载】使用 SDAccel 开发计算存储

judy 在周五, 01/04/2019 - 14:38 提交

本演讲资料介绍了使用 SDAccel 开发计算存储

精彩推荐

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

长期以来，人们对用FPGA实现的创新大张旗鼓，对里面使用的FPGA保持秘而不宣。

【下载】SDAccel 环境剖析和最优化指南	【XDF资料下载】Xilinx 与 Deephi Tech 的机器学习战略	AI 引擎内核编码最佳实践指南 (v2021.2)
TRF1208/TRF1108 具有 Xilinx RFSoC 数据转换器的有源平衡-非平衡变压器接口	【下载】用于 PCI Express 的 Versal ACAP 集成块产品指南 (v1.0)	【下载】Xilinx 快速仿真器：用户指南

最新文章