【XDF资料下载】使用 SDAccel 开发计算存储

judy 在周五, 01/04/2019 - 14:38 提交

本演讲资料介绍了使用 SDAccel 开发计算存储

精彩推荐

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

【下载】SDAccel 环境剖析和最优化指南	软件更新：Vivado 2019.1 现已开放下载	使用STARTUPE3对并行NOR闪存进行配置后访问的UltraScale FPGA应用说明（1.1版）
【视频】在支持 SDAccel 及 RTL 内核的 AWS F1 上进行开发 —— 第 1 部分	【下载】使用加密技术确保7系列FPGA位流的安全应用说明(v1.2)	MIPI D-PHY LogiCORE IP 产品指南(v4.3)

最新文章