【XDF资料下载】计算存储的 Nuts 与 Bolts

judy 在周四, 01/10/2019 - 15:14 提交

计算存储的 Nuts 与 Bolts

精彩推荐

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

长期以来，人们对用FPGA实现的创新大张旗鼓，对里面使用的FPGA保持秘而不宣。

【XDF资料下载】采用 FPGA 实现深绿 MPP：一个超动力 Greenplum 数据仓库解决方案	【XDF资料下载】数据中心 AI 加速 — Xilinx ML 套件	【XDF资料下载】助力软件开发者 — 扩展 FPGA 应用开发
【XDF资料下载】基于 FPGA 的加速原理	在Virtex-6 FPGA中使用全数字VCXO替换技术实现三倍速率SDI直通应用说明	TRF1208/TRF1108 具有 Xilinx RFSoC 数据转换器的有源平衡-非平衡变压器接口

最新文章