【XDF资料下载】面向实时应用、基于 FPGA 的 AI Power 视频转码

judy 在周五, 02/15/2019 - 09:54 提交

面向实时应用、基于 FPGA 的 AI Power 视频转码

精彩推荐

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

长期以来，人们对用FPGA实现的创新大张旗鼓，对里面使用的FPGA保持秘而不宣。

【XDF资料下载】使用 FPGA 在云端进行视频加速	Xilinx U30 视频转码 + AI 的应用技术实践（直播）	【用户指南】 Vitis AI：加速AI潜能的创新性探索
Altera发布全新合作伙伴计划，加速FPGA解决方案创新发展	硬件感知机器学习加速的边缘 AI 解决方案	Versal ACAP AI 引擎编程环境用户指南 (v2021.2)

最新文章