【XDF资料下载】Turbo提升您的洞察力 | FPGA 开发圈

judy 在周三, 02/27/2019 - 11:39 提交

Sumup公司的吴永俊分享了SumUp Nucleus实时文本分析平台。

请注册或登录后下载附件

最新文章

最新文章

利用 P4 和 Vivado 工具简化分组处理设计	Alveo U50 数据中心加速器卡数据手册 (中文版)	【赛灵思技术日演讲PPT下载】：赛灵思助力实现前所未有的流媒体和娱乐终端体验
Vivado 设计套件用户指南：使用 Tcl 脚本(v2021.2)	Vivado Design Suite 用户指南：版本说明、安装和许可（中文版） (v2020.2)	使用 TPS65219 PMIC 为 Xilinx® Zynq® UltraScale+® MPSoC 供电

精彩推荐

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

GTM chip to chip仿真

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example