【视频】Vivado Logic Analyzer 简介

judy 在周三, 04/03/2019 - 11:56 提交

VLA 简介以及调试工具基本组件的逻辑调试优势

最新文章

精彩推荐

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

设计收敛：功耗约束，精确报告功耗估算的最佳实践（中文字幕）	视频了解Xilinx Vivado ML	数据流波形
【视频】IP 版本控制	【视频】HLS 端口级 I/O 协议	【视频】DFX 培训系列课程 - 高级布局规划（中文字幕）