【赛灵思开发者大会PPT下载】灵活应变的智能：从射频到核心网

demi 在周四, 12/26/2019 - 13:00 提交

Adaptable Intelligence:From RF to the Core
灵活应变的智能：从射频到核心网

Liam Madden，执行副总裁&有线及无线事业部 (WWG) 总经理

精彩推荐

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

Vivado Design Suite用户指南:逻辑仿真	AI 引擎内核编码最佳实践指南 (v2021.2)	【下载】用于 PCI Express 的 Versal ACAP 集成块产品指南 (v1.0)
【下载】Xilinx 快速仿真器：用户指南	Alveo U200，U250，U280数据中心加速卡用户指南中文版上线	Microchip PolarFire® FPGA为机器人打造“最强大脑”

最新文章