基于PS和PL的1G / 10G以太网解决方案应用笔记（XAPP1305） | FPGA 开发圈

judy 在周三, 03/04/2020 - 11:16 提交

在Zynq®UltraScale +™设备中提供基于1G和10G以太网的示例设计。

请注册或登录后下载附件

最新文章

最新文章

UltraScale FPGA BPI 配置和闪存编程应用说明 (v1.2)	Xilinx FPGA 加速与NGCodec VP9转码器助力实时视频流	【下载】采用InFO封装的新型UltraScale+器件支持紧凑型工业相机
UltraScale+ FPGA Gen3 Integrated Block for PCI Express (Vivado 2019.1) 集成调试特性及使用指南	【下载】Zynq UltraScale+ 器件封装和管脚用户指南	UltraScale+ 器件 Integrated Block for PCI Express v1.3 产品指南（中文版）

精彩推荐

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

GTM chip to chip仿真

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

FPGA实现ISP CCM和3D LUT调色

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

VCK190 Versal CPM QDMA EP Design 使用Set_Up_Debug示例

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

基于7系列FPGA开发板的LCD1602驱动

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

FPGA调试验证的工具和方法详解

长期以来，人们对用FPGA实现的创新大张旗鼓，对里面使用的FPGA保持秘而不宣。