【下载】密钥撤销实验室应用笔记

judy 在周二, 08/04/2020 - 09:37 提交

本文介绍Zynq®UltraScale +™MPSoC中与安全相关的eFUSE的编程，以设置ZCU102板的安全启动。

精彩推荐

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

Alveo U200，U250，U280数据中心加速卡用户指南中文版上线	使用 TPS65219 PMIC 为 Xilinx® Zynq® UltraScale+® MPSoC 供电	使用赛灵思功率估计器进行功率分析的七个步骤
白皮书 \| Versal 平台的系统级优势	【下载】采用InFO封装的新型UltraScale+器件支持紧凑型工业相机	使用 FPGA I/O 优化来设计更高性价比的 PCB

最新文章