【视频】RFSoC Gen 3 RF 数据转换器的 5G NR 性能

judy 在周一, 08/10/2020 - 16:53 提交

该演示使用全新 ZCU208 评估板进行最新一代的 RFSoC 评估。

最新文章

精彩推荐

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

长期以来，人们对用FPGA实现的创新大张旗鼓，对里面使用的FPGA保持秘而不宣。

高性能视频处理方案	【视频】Zynq UltraScale+ RFSoC ZCU216 评估套件拆箱	高级自动驾驶域控制器（ADCU）
【视频】面向5G的灵活的聚合式接入方式	【视频】Zynq开发工具简介	【视频】Vitis 系统集成实例演示