实时操作系统赋能自动驾驶研讨会（8.27直播回看）

judy 在周日, 09/27/2020 - 09:50 提交

本次研讨会话题包括：车载RTOS系统、Hypervisor 虚拟化、分布式开发框架、赛灵思汽车级产品方案等。

精彩推荐

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

长期以来，人们对用FPGA实现的创新大张旗鼓，对里面使用的FPGA保持秘而不宣。

【视频】如何使用 Xilinx SoC 加速 AI 在汽车应用中的部署	【视频】AI 在汽车中的应用市场现状与前景分析	高级自动驾驶域控制器（ADCU）
【视频采访】: Xilinx 为基于视频的自动驾驶提供 AI 性能	面向企业及接入网络扩展实现新一代安全技术	【视频】AIRRAYS 海量 MIMO 天线参考设计基于 Zynq®UltraScale +™RFSoC

最新文章